[发明专利]减小共源共栅堆栈电路的氧化层应力在审
申请号: | 201310746914.8 | 申请日: | 2013-12-30 |
公开(公告)号: | CN104282670A | 公开(公告)日: | 2015-01-14 |
发明(设计)人: | 塔潘·帕特纳雅克;于世峰 | 申请(专利权)人: | 辉达公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H03K19/003 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;谢栒 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 减小 共源共栅 堆栈 电路 氧化 应力 | ||
1.一种氧化层应力减小的共源共栅堆栈电路,包括:
提供输出电压的共源共栅晶体管堆栈和动态偏置电路,其中该输入电压的幅度大于其组件晶体管的氧化层可靠性电压;以及
基于所述输出电压的瞬态极值来提供偏移电压的偏移电压生成器,其中所述偏移电压被施加于所述共源共栅晶体管堆栈和动态偏置电路,以便减小与所述氧化层可靠性电压相当的组件晶体管电压。
2.如权利要求1所述的氧化层应力减小的共源共栅堆栈电路,其中所述共源共栅晶体管堆栈的组件晶体管上的氧化层电压应力被转移到动态偏置电路组件晶体管。
3.如权利要求2所述的氧化层应力减小的共源共栅堆栈电路,其中所述动态偏置电路组件晶体管操作为所述共源共栅晶体管堆栈的组件晶体管的导通门晶体管。
4.如权利要求1所述的氧化层压力减小的共源共栅堆栈电路,其中所述偏移电压被施加于所述动态偏置电路,以便减小至少一个动态偏置电路组件晶体管上的氧化层电压应力。
5.如权利要求1所述的氧化层压力减小的共源共栅堆栈电路,其中所述偏移电压的值是由电压瞬态与输出电压的稳态值之间的峰偏移确定的。
6.如权利要求1所述的氧化层压力减小的共源共栅堆栈电路,其中在产生所述偏移电压的过程中使用一对相对并联的二极管。
7.如权利要求1所述的氧化层压力减小的共源共栅堆栈电路,其中所述输出电压与所述偏移电压之间的差值被应用于控制所述动态偏置电路的导通门组件晶体管的传导。
8.如权利要求1所述的氧化层压力减小的共源共栅堆栈电路,其中所述输出电压与所述偏移电压之间的差值被应用于控制所述动态偏置电路的二极管形成的组件晶体管的传导。
9.如权利要求1所述的氧化层压力减小的共源共栅堆栈电路,还包括偏置电压电源,其通过与所述偏移电压成比例的量来修改所述共源共栅晶体管堆栈和动态偏置电路的偏置电压值。
10.如权利要求1所述的氧化层压力减小的共源共栅堆栈电路,其中修改所述偏置电压值包括将偏置电压增大或减小所述偏移电压的一半。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辉达公司,未经辉达公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310746914.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:垂直集成系统
- 下一篇:一种环形双面胶模组及其制备方法
- 同类专利
- 专利分类