[发明专利]通过替换栅极工艺形成的集成电路中的嵌入式多晶硅电阻器

说明书

本发明涉及一种通过替换栅极工艺形成的集成电路中的嵌入式多晶硅电阻器。本发明涉及一种可在替换栅极高k金属栅极金属氧化物半导体MOS技术工艺流程中形成的集成电路中的嵌入式电阻器结构。通过以下方式向衬底中蚀刻沟槽来形成所述结构：通过移除浅沟槽隔离结构或通过在所要位置处进行硅蚀刻。对虚拟栅极多晶硅层的沉积用多晶硅填充所述沟槽；通过硬掩模层保护电阻器多晶硅部分以免受虚拟栅极多晶硅移除的影响。可在源极／漏极植入期间掺杂所述电阻器多晶硅，且所述电阻器多晶硅可使其接触位置被硅化物包覆而不使金属栅极电极降级。

技术领域

本发明为集成电路及其制造的领域。更特定来说，本发明的实施例针对通过先进金属氧化物半导体(MOS)技术构造的集成电阻器结构。

背景技术

现在，许多现代电子装置及系统包含用于控制及管理广泛的功能及有用的应用的实质计算能力。如此项技术中为基本的，实现晶体管及其它固态装置的结构的物理特征大小的大小减小达成了每单位“芯片”面积更多电路功能的更大集成或相反地用于给定电路功能的芯片面积的减少的耗用。针对给定成本集成电路的能力已由于此小型化趋势而大大地增加。

近年来半导体技术的进步已使得最小装置特征大小(例如，金属氧化物半导体(MOS)晶体管的栅极电极的宽度，其界定晶体管沟道长度)能够缩减到极端亚微米范围中。现在，当前技术水平的晶体管沟道长度接近20亚纳米范围，此在与源极及漏极耗尽宽度相同的量级上。如果使用常规栅极电介质层(例如，二氧化硅)，那么MOS晶体管特征大小到深亚微米范围中的此缩放已使得MOS栅极电介质层的薄化成为必需，达到了从栅极电流泄漏、制造成品率及可靠性的观点来看可能成问题的程度。响应于常规栅极电介质材料的此限制，所谓的“高k”栅极电介质(例如氧化铪(HfO₂)已变得流行。这些电介质具有比二氧化硅及氮化硅高的介电常数，从而准许那些膜在物理上比对应的二氧化硅膜厚，同时保持适合于供在高性能MOS晶体管中使用。在现代MOS技术中，金属及金属化合物(例如氮化钛、氮化钽硅、碳化钽等)的栅极电极现在也较为流行，尤其是与这些高k栅极电介质的组合。这些金属栅极电极消除了不合意的多晶硅耗尽效应，这种效应在这些技术所需的极小特征大小下为特别显著的。

用于制作具有高k金属栅极MOS晶体管的集成电路的流行技术在此项技术中称为“替换栅极”工艺。在一股意义上，替换栅极工艺以常规方式形成多晶硅MOS晶体管，包含界定上覆于栅极电介质膜上的多结晶硅(“多晶硅”)栅极电极及相对于那些多晶硅栅极电极以自对准方式形成源极及漏极区域。根据替换栅极方法，在植入源极及漏极区域之后移除那些“虚拟”多晶硅栅极电极及下伏“虚拟”栅极电介质膜，后续接着在先前由多晶硅栅极电极及栅极电介质占据的位置处沉积高k栅极电介质材料及金属栅极材料。对所沉积金属栅极材料的化学机械抛光(CMP)将栅极电极的顶部表面与周围层间电介质结构一起进行平面化。作为进一步的背景，2011年11月22日发布的标题为“用于将替换栅极集成在CMOS流程中的方法(Method for Integration of Replacement Gate in CMOS Flow)”且以引用的方式并入本文中的共同拥有的第8,062,966号美国专利描述一种使用替换栅极工艺构造CMOS集成电路所根据的高k金属栅极结构及工艺。

现在电阻器结构通常实施于许多现代超大规模集成电路中。多晶硅为供在形成这些集成电阻器时使用的具吸引力的材料，尤其是与金属材料相比。可以相对高的电阻率来形成多晶硅结构，此与金属电阻器结构相比减小了实施大值电阻器所需的面积，且因此也减小了那些结构的寄生电感。由于多晶硅结构通常与下伏硅衬底介电隔离，因此多晶硅电阻器一股具有比扩散电阻器低得多的寄生电容。