[发明专利]存储电路

权利要求书

1.一种存储电路，具有：

用于提供待存储的值的输入级；

用于存储待存储的值的存储级；

用于输出由存储电路存储的值的输出级；

控制电路，该控制电路被设立用于从输出级接收表明该输出级的加载状态的信号，并且如果该输出级的加载状态与预先给定的预加载状态相同，则向存储级输出激活信号，其中该存储级被设立用于响应于该激活信号而存储由输入级提供的待存储的值，

其中该输出级具有用于输出该存储电路的第一输出信号的第一输出端以及用于输出该存储电路的相对于该第一输出信号反相的第二输出信号的第二输出端，并且

其中该控制电路被设立用于当由第一输出端输出的信号和由第二输出端输出的信号相同时向该存储电路输出该激活信号。

2.如权利要求1所述的存储电路，其中该信号是该存储电路的输出数据信号。

3.如权利要求1或2所述的存储电路，其中该控制电路具有被设立用于根据该信号生成该激活信号的生成电路。

4.如权利要求1或2所述的存储电路，其中该控制电路具有延迟元件，该延迟元件被设立用于延迟该激活信号向该存储级的输出。

5.如权利要求1或2所述的存储电路，其中当由第一输出端输出的信号和由第二输出端输出的信号与预先给定的值相同时，该输出级的加载状态与预先给定的预加载状态相同。

6.如权利要求1或2所述的存储电路，其中该输出级的加载状态是该输出级的至少一个节点的加载状态。

7.如权利要求6所述的存储电路，其中该输出级被设立用于接收预加载信号，并响应于该预加载信号的接收而对至少一个节点进行预加载。

8.如权利要求7所述的存储电路，其中该控制电路被设立用于生成该预加载信号。

9.如权利要求8所述的存储电路，其中该控制电路被设立用于响应于时钟信号而生成该预加载信号。

10.如权利要求1或2所述的存储电路，其中该存储级是从触发器。

11.如权利要求10所述的存储电路，此外具有主触发器，该主触发器被设立用于存储由输入级提供的待存储的值，其中该从触发器被设立用于响应于该激活信号而从主触发器接收由输入级提供的值并进行存储。