[实用新型]串联ROM单元

说明书

技术领域

本发明涉及集成电路设计领域，尤其涉及串联ROM单元及印制电路板版图的设计。

背景技术

在集成电路设计中，对于存储器而言，提高存储密度，降低单位信息的存储成本即减少面积是永恒的追求，特别是在先进工艺条件下(如40nm及以下工艺)，由于工艺规则的限制，ROM单元面积无法做到跟随工艺尺寸成比例缩小，单位信息的存储面积偏大。

传统的ROM单元采用背靠背的画法，即共用源端VSS，如图1所示为传统背景技术一中的ROM单元的电路图，其包括两个采用背靠背画法的MOS管MOS11，MOS12，这两个MOS管的源端共接于VSS，MOS11和MOS12的漏极接于位线(bit line)BL1上，MOS11的栅极接字线WL11(wordline)，MOS12的栅极接于字线WL10上。若WL10选中，则可通过BL1读取MOS12的存储信息，若WL11选中，则可通过BL1读取MOS11的存储信息。每个ROM单元只能存储1比特信息，存储密度偏低。

如图2所示为与图1中电路图相对应的版图，可以看到，有源区S11与多晶硅交叠形成有两条沟道，也就是MOS11和MOS12的栅极，分别连接到WL10和WL11，有源区S11的其余部分为一个公共源极VSS，两个漏极，即MOS11和MOS12的漏极，第二层金属为字线BL1，将MOS11和MOS12的漏极连接至BL1，以及5个孔H11～H15，共用源极VSS上的孔H13用于将MOS11、MOS12的源极共接VSS；MOS11、MOS12上的孔H11和孔H14及共用源极的孔H13，用于决定MOS11、MOS12的漏极是否与MOS12、MOS11的源极相连接；BL1上的两个孔H12和孔H15用于决定MOS11、MOS12的漏极是否连接至BL1。如果要实现图1的电路连接，只需将孔H11，H13，H14接通即可。

图3所示为背景技术二中提出的ROM单元实现方法的电路图，其中MOS21，MOS22，MOS23和MOS24的栅极分别接字线WL20，WL21，WL22，WL23，MOS21源极接MOS22漏极，MOS22的源极接MOS23漏极，MOS23的源极接MOS24漏极，而MOS21、MOS22、MOS23、MOS24的源极与漏极分别通过编程实现与VSS或BL2的连接。

图4所示是与图3相对应的版图，从图中可以看到，两条第二层金属，分别用作VSS与BL2；有源区S21和与多晶硅交叠形成有四条沟道，也就是MOS21、MOS22、MOS23、MOS24的栅极，分别连接到字线WL20、WL21、WL22、WL23上；有源区S21的其余部分，从上往下共包括5条第一层金属M21～M25，依次为MOS21的漏极，MOS21的源极与MOS22的漏极，MOS22的源极与MOS23的漏极，MOS23的源极与MOS24的漏极，以及MOS24的源极，每条第一层金属上面设有一个孔，从上往下依次标记为H21～H25，用于决定每个MOS管的漏极或源极是否与邻近MOS管的源极或漏极相连，连接VSS或BL决定着该存储单元的存储信息，如果要实现图3的电路连接，只需将孔H22，H23及H24接通即可。

由于背景技术二中采用了将源端用作编程的技术，使信息存储密度大为提高，每个ROM单元所占用的印制电路板的面积大大减少，然这种版图在存储单元较多时会很长，因此不适合一些情况下的使用要求。

发明内容

本发明的目的在于克服传统ROM单元存储密度较低的缺陷，采用源端可编程技术，提供一种4个ROM单元共用源端的集成电路设计方案。

为实现上述目的，本发明提出如下技术方案：一种串联ROM单元，至少包括通过背靠背方式相接的第一存储单元组和第二存储单元组，所述第一存储单元组和第二存储单元组的结构相同，所述第一存储单元组包括串联连接的第一MOS管(MOS31)和第二MOS管(MOS32)，所述第一MOS管(MOS31)的漏极和第二MOS管(MOS32)的漏极分别通过可编程的方式连接至第一位线(BL30)和第二位线(BL31)上，所述第一MOS管(MOS31)和第二MOS管(MOS32)的栅极分别连接至第一字线(WL30)和第二字线(WL31)上。

更进一步地，所述第一MOS管(MOS31)的源极与第二MOS管(MOS32)的栅极相共接。