[实用新型]一种自偏置误差放大电路

说明书

技术领域

本实用新型涉及集成电路技术，尤其涉及到自偏置误差放大电路。

背景技术

在开关电源集成电路中，误差放大器是必不可少的，然而整个环路控制的频率响应误差放大器是最主要的，同时输入阻抗和频率特性都要考虑。

发明内容

本实用新型旨在解决现有技术的不足，提供一种输入阻抗大并匹配的自偏置误差放大电路。

自偏置误差放大电路，包括偏置电路、差分运算放大电路、输出驱动电路和相位补偿电路：

所述偏置电路是提供整个电路的偏置电流；

所述运算放大电路是对输入信号进行放大；

所述输出驱动电路是对所述运算放大电路放大的信号进行输出驱动；

所述相位补偿电路是对整个电路进行相位补偿。

所述偏置电路包括第一电阻、第二电阻、第三电阻、第一NPN管和第二NPN管：

所述第一电阻的一端接电源，另一端接所述第二电阻和所述第二NPN管的基极；

所述第二电阻的一端接所述第一电阻的一端和所述第二NPN管的基极，另一端接所述第一NPN管的基极和集电极；

所述第三电阻的一端接所述第二NPN管的集电极，另一端接地；

所述第一NPN管的基极接所述第一电阻的一端，发射极接地，集电极接所述第一电阻的一端；

所述第二NPN管的基极接所述第一电阻的一端和所述第二电阻的一端，发射极接所述第三电阻的一端，集电极接所述差分运算放大电路。

所述差分运算放大电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一PNP管、第二PNP管、第三PNP管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管：

所述第一PMOS管的栅极接所述第二NPN管的集电极和所述第二PMOS管的栅极和所述第三PMOS管的栅极，源极接电源，漏极接所述第二NPN管的集电极和所述第二PMOS管的栅极和所述第三PMOS管的栅极；

所述第二PMOS管的栅极接所述第一PMOS管的栅极和所述第二NPN管的集电极，源极接电源，漏极接所述第一PNP管的发射极；

所述第三PMOS管的栅极接所述第一PMOS管的栅极和所述第二NPN管的集电极，源极接电源，漏极接所述第二PNP管的发射极和所述第三PNP管的发射极；

所述第一PNP管的基极接所述第一NMOS管的漏极和栅极和所述第二NMOS管的栅极和所述第五NMOS管的栅极，发射极接所述第二PMOS管的漏极，集电极接地；

所述第二PNP管的基极接负端和所述第二NMOS管的漏极，发射极接所述第三PNP管的发射极和所述第三PMOS管的漏极，集电极接所述第三NMOS管的漏极和栅极和所述第四NMOS管的栅极；

所述第三PNP管的基极接正端和所述第五NMOS管的漏极，发射极接所述第二PNP管的发射极和所述第三PMOS管的漏极，集电极接所述第四NMOS管的漏极和所述输出驱动电路；

所述第一NMOS管的栅极和漏极第二NMOS管的栅极和所述第五NMOS管的栅极和所述第一PNP管的基极，源极接地；

所述第二NMOS管的栅极接所述第一NMOS管的栅极和所述第一PNP管的基极，漏极接所述第二PNP管的基极和负端，源极接地；

所述第三NMOS管的栅极和漏极接所述第四NMOS管的栅极和所述第二PNP管的集电极，源极接地；

所述第四NMOS管的栅极接所述第三NMOS管的栅极和漏极和所述第二PNP管的集电极，漏极接所述第三PNP管的集电极和所述输出驱动电路，源极接地；

所述第五NMOS管的栅极接所述第一PNP管的基极和所述第一NMOS管的栅极和漏极和所述第二NMOS管的栅极，漏极接第三PNP管的基极接正端。

所述输出驱动电路包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第六NMOS管：

所述第四PMOS管的栅极接所述第一PMOS管的栅极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第二NPN管的集电极，漏极接所述第五PMOS管的源极和所述第七PMOS管的栅极，源极接地；

所述第五PMOS管的栅极和漏极接所述第六PMOS管的源极，源极接所述第四PMOS管的漏极和所述第七PMOS管的栅极；

所述第六PMOS管的栅极接所述第三PNP管的集电极和所述第四NMOS管的漏极和所述第六NMOS管的栅极和所述相位补偿电路；漏极接所述第五PMOS管的栅极和漏极，源极接地；