[实用新型]具有LVDS接口的数据随机存储器

说明书

技术领域

本实用新型属于半导体器件技术领域，涉及一种存储器结构，尤其涉及具有LVDS接口的数据随机存储器。 

背景技术

存储器能够存储大量的数字信息，对所有的数字系统来说是必不可少的。存储器已成为众多超大规模集成电路中广泛使用的子系统。对于低压差分信号传输（LVDS）接口高速大容量存储器芯片，目前国内外尚无类似产品，市场上普通接口的存储器在数据交换和存储上是个瓶颈，市场上DDR2之类存储器件，存储效率非常低，对于流水的数据不合适。QDR虽然速度很快，但接口协议复杂且存储深度一般不高。 

实用新型内容

 针对市场仅有DDR接口、QDR接口的数据随机存储器，存在存储效率低、存储深度浅的技术难题，本实用新型提供一种具有LVDS接口的数据随机存储器，其具体结构为： 

具有LVDS接口的数据随机存储器，由第一存储单元1、第二存储单元2、第一寄存单元3、第二寄存单元4、LVDS接口单元5、地址编码单元6、输入控制单元7和输出选择单元8组成；其中，LVDS接口单元5的信号输出端分别与第一存储单元1、第二存储单元2、地址编码单元6、输入控制单元7和输出选择单元8的信号输入端连接，地址编码单元6的信号输出端与第一存储单元1的信号输入端连接，第一存储单元1的信号输出端经第一寄存单元3与输出选择单元8的信号输入端相连接；输入控制单元7的信号输出端与第二存储单元2的信号输入端连接，第二存储单元2的信号输出端经第二寄存单元4与输出选择单元8的信号输入端相连接。

本实用新型的有益效果是：

1、本实用新型极大提高数据存储和数据交换时的速度和容量；

2、本实用新型与FPGA等处理平台联合使用，作为处理器的“内存”使用，可进一步提高数据存储和数据交换的速度和容量；

3、本实用新型应用在电子对抗领域中时，可实现对AD后超宽带I/Q数据存储，进而实现对信号原始样本的精细分析，实现目标识别等功能；

4、本实用新型可配套具有LVDS接口的AD转换芯片一同使用，降低具有LVDS接口的AD转换芯片的设计难度，并可直接、简洁地实现高速大容量的数据存储。

附图说明

图1是本实用新型的电路结构框图。 

图2是图1中各功能单元接口的连接关系示意图。 

图中序号为：第一存储单元1、第二存储单元2、第一寄存单元3、第二寄存单元4、LVDS接口单元5、地址编码单元6、输入控制单元7和输出选择单元8。 

具体实施方式

现结合附图详细说明本实用新型的结构。

参见图1，设有LVDS接口的数据随机存储器，由第一存储单元1、第二存储单元2、第一寄存单元3、第二寄存单元4、LVDS接口单元5、地址编码单元6、输入控制单元7和输出选择单元8组成；其中，LVDS接口单元5的信号输出端分别与第一存储单元1、第二存储单元2、地址编码单元6、输入控制单元7和输出选择单元8的信号输入端连接，地址编码单元6的信号输出端与第一存储单元1的信号输入端连接，第一存储单元1的信号输出端经第一寄存单元3与输出选择单元8的信号输入端相连接；输入控制单元7的信号输出端与第二存储单元2的信号输入端连接，第二存储单元2的信号输出端经第二寄存单元4与输出选择单元8的信号输入端相连接。 

参见图2，在第一存储模单元1上设有一号地址口A_1、一号片选开关口Ce_1、一号第一片选口Ce0_1、一号第二片选口Ce1_1、一号第三片选口Ce2_1、一号时钟口Clk_1、一号读写波口Wen_1、一号数据输入口D_1和一号数据输出口Q_1； 

在第二存储单元2上设有二号地址口A_2、二号片选开关口Ce_2、二号第一片选口Ce0_2、二号第二片选口Ce1_2、二号第三片选口Ce2_2、二号时钟口Clk_2、二号读写波口Wen_2、二号数据输入口D_2和二号数据输出口Q_2；

    在LVDS接口单元5上设有接口单元地址口Addr、接口单元片选口Ce0、接口单元片选口Ce1、接口单元片选口Ce2、接口单元读写波口Wen、接口单元数据口Din、接口单元时钟口Clk和接口单元模式选择口Mode；