[实用新型]RapidIO协议分析仪

说明书

技术领域

本实用新型涉及信号处理领域，尤其涉及一种RapidIO协议分析仪。

背景技术

RapidIO总线协议技术广泛应用于航天、航空、军事等领域。本实用新型可以串接在RapidIO串行总线上，不影响正常通信的情况下，双向采集并解析线路数据，通过PCIE高速接口，上传至控制主机显示，实时监控线路数据，达到监控、调试的目的。

现有技术中，缺乏一种对RapidIO总线进行监控的机制，无法了解总线的工作情况，影响了系统的稳定性。

实用新型内容

本实用新型提供了一种RapidIO协议分析仪，解决了缺乏对RapidIO总线进行监控的机制的问题。

一种RapidIO协议分析仪，包括：

处理器，所述处理器通过第一接口和第二接口嵌入待检测的RapidIO总线，所述raipdio总线中的正向数据流经过所述第一接口进入所述处理器，再经由所述第二接口回到所述RapidIO总线中继续传输，所述RapidIO总线中的反射数据流经过所述第二接口进入所述处理器，经由所述第二接口回到所述RapidIO总线中继续传输；

所述处理器通过第三接口与主机进行数据传输。

优选的，所述处理器具体为FPGA，所述第一接口具体为FPGA的PORT0，所述第二接口具体为FPGA的PORT1。

优选的，所述第三接口具体为PCIE X4。

本实用新型提供了一种RapidIO协议分析仪，包括处理器，所述处理器通过第一接口和第二接口嵌入待检测的RapidIO总线，所述raipdio总线中的正向数据流经过所述第一接口进入所述处理器，再经由所述第二接口回到所述RapidIO总线中继续传输，所述RapidIO总线中的反射数据流经过所述第二接口进入所述处理器，经由所述第二接口回到所述RapidIO总线中继续传输；，所述处理器通过第三接口与主机进行数据传输，从待测的RapidIO总线传输的数据流中提取RapidIO协议的有效帧，将提取得到的有效帧上传至主机，通过提取有效帧监控总线中的数据传输，实现了对RapidIO总线工作情况的监控，解决了缺乏对RapidIO总线进行监控的机制的问题。

附图说明

图1是本实用新型的实施例一提供的一种RapidIO协议分析仪的结构示意图；

图2是本实用新型的实施例二提供的一种RapidIO协议分析仪的结构示意图；

图3是本实用新型的实施例三提供的一种RapidIO总线监控方法的流程图。

具体实施方式

为了解决缺乏对RapidIO总线进行监控的机制的问题，本实用新型的实施例提供了一种RapidIO协议分析仪和RapidIO总线监控方法。下文中将结合附图对本实用新型的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

首先结合附图，对本实用新型的实施例一进行说明。

本实用新型实施例提供了一种RapidIO协议分析仪，其结构如图1所示，包括：

RapidIO总线接口模块101、数据采集处理模块102，数据上传模块103。

其中，RapidIO总线接口模块101：

可利用FPGA实现，通过FPGA的GTX高速接口接收RapidIO数据。其中GTX的参考时钟由FPGA提供3个可选的时钟源，分别对应RapidIO协议规定的1.25G，2.5G，3.125G三种速度。

GTX的接收时钟采用线路恢复时钟，确保不会丢失数据。接收到的串行数据会转换为32位的并行数据，降低了后续处理对时钟频率的要求。

数据采集处理模块102：

按照RapidIO协议的规定，检测有效的帧头帧尾，将数据流划分为有效帧和填充字。填充字会被过滤掉，以降低对上传带宽的需求。

对于有效帧，会依据协议分为数据帧和控制帧两大类。解析出来的两类数据会分别上传，便于windows下软件进行过滤处理。选取需要监控的类型。

进一步的，RapidIO协议规定控制帧可以嵌入在数据帧中，若直接上传，则需要补充每个字节的控制信息，windows下的上端软件才能正确识别提取出控制帧。对于嵌入在数据帧内部的控制帧，本实用新型处理方法是将其提取出至原始数据帧的前方，嵌入在数据帧原始位置的控制帧数据删除，由后面数据递补。使控制帧完全剥离出来，而剩余的部分为一个完整的纯数据帧，如此处理，使windows下的上端软件不需要额外的信息就可以直接识别控制和数据帧，上传时不再需要上传控制字符标识信息，很大的降低了上传带宽。