[实用新型]一种MIMO-OFDM的无线通信系统

权利要求书

1.一种MIMO-OFDM的无线通信系统，包括MCU、发射机和接收机，MCU控制发射机和接收机；其特征在于，

所述发射机包括顺次连接的第一基带数据处理部分和射频发射部分，所述第一基带数据处理部分包括第一模块和第二模块；所述第一模块的输出端分别接第二模块的输入端和射频发射部分的输入端；

所述第一模块包括顺次连接的扰码器、信道编码器、交织器、QAM映射器、导频插入器、IFFT变换器以及加窗和前缀生成器；所述第二模块为训练序列生成器；所述射频发射部分包括顺次连接的AD转换器、IQ调制器、增益控制器、高放器和发射器；

所述接收机包括射频接收部分和第二基带数据处理部分，所述射频接收部分包括顺次连接的接收器、低噪放器、IQ解调器、DA转换器和AFC时钟恢复；AFC时钟恢复的输出端接IQ解调器另一输入端；所述第二基带数据处理部分包括顺次连接的分组检测器、载波同步器、符号同步器、CP去除器、FFT变换器、信道均衡器、采样频率同步器、剩余相位跟踪器、QAM解映射器、解交织器、信道解码器和解扰码器；其中载波同步器的输出端还接剩余相位跟踪器的输入端，信道均衡器还接QAM解映射器；

所述DA转换器的输出端接分组检测器的输入端。

2.根据权利要求1所述的MIMO-OFDM的无线通信系统，其特征在于，所述发射器为发射天线。

3.根据权利要求2所述的MIMO-OFDM的无线通信系统，其特征在于，所述第一、二基带数据处理部分在FPGA上进行。

4.根据权利要求1所述的MIMO-OFDM的无线通信系统，其特征在于，

所述扰码器包括顺次连接的并串转换器和加扰器；

所述信道编码器包括1/2码率的卷积码生成器、2/3码率卷积码生成器、3/4码率卷积码生成器，其中1/2码率的卷积码生成器的输出端在MCU的控制下选择连接到2/3码率卷积码生成器、3/4码率卷积码生成器的输入端；

所述交织器包括由写地址生成器、模384计数器、第一双口块RAM组成的一级交织器和由读写地址生成器、模24计数器、第二双口块RAM组成的二级交织器，其中一级交织器中写地址生成器和模384计数器为第一双口块RAM的写读地址输入端，第一双口块RAM的输出端连接着二级交织器的第二双口块RAM，二级交织器的第二双口块RAM的读写地址由模24计数器控制的读写地址生成器提供；

所述QAM映射器为16QAM调制器；

所述导频插入器包括第一扰码器、查找表、模64计数器和第三双口块RAM组成，其中第一扰码器由MCU控制，其输出端控制第三双口块RAM的数据输入端，而第三双口块RAM的读写地址由模64计数器和查找表提供；

所述训练序列生成器包括基于IEEE802.11标准的短训练序列生成器和长训练序列生成器，其中短训练序列生成器的输出端和长训练序列生成器的输出端由MCU控制输出。

5.根据权利要求1所述的MIMO-OFDM的无线通信系统，其特征在于，

所述分组检测器包括缓存模块、主控制模块、延迟相关能量计算模块、相关窗口能量计算模块和帧搜索模块，其中缓存模块在主控制模块的控制下连接着延迟相关能量计算模块和相关窗口能量计算模块的输入端，且延迟相关能量计算模块和相关窗口能量计算模块的输出端连接着帧搜索模块的输入端，帧搜索模块提供反馈信号给主控制模块；

所述载波同步器包括数据分流模块、载波频偏估计模块、数据缓存模块、载波频偏补偿模块和数据联合输出模块，其中数据分流模块的三个输出端分别接载波频偏估计模块、数据缓存模块和载波频偏补偿模块的输入端，载波频偏估计模块的输出端连接着载波频偏补偿模块的另一输入端，且数据缓存模块和载波频偏补偿模块的输出端连接着数据联合输出模块的输入端；

所述符号同步器包括顺次连接的量化模块、匹配滤波模块和符号输出模块；

所述信道均衡器包括长训练符号提取模块、能量计算模块、信道估算模块、信道补偿模块，其中长训练符号提取模块的输出端分别连接着能量计算模块、信道估算模块和信道补偿模块的输入端，且信道估算模块的输出端连接着信道补偿模块的另一输入端，能量计算模块的能量输出端连接到QAM解映射器的输入端；

所述采样频率同步器包括导频提取模块、数据缓存模块、导频相关模块、频偏估计模块、频偏补偿模块和顺序调整模块，其中导频提取模块、数据缓存模块、频偏补偿模块和顺序调整模块顺次连接，所述导频提取模块的导频输出端接导频相关模块，导频相关模块的相关值输出端接频偏估计模块，频偏估计模块的角度输出端与导频缓存的输出端接频偏补偿模块的输入端；

所述剩余相位跟踪器包括导频提取模块、数据缓存模块、相位跟踪补偿因子计算模块和剩余相位补偿模块，其中导频提取模块、数据缓存模块和剩余相位补偿模块顺次连接，所述导频提取模块还通过相位跟踪补偿因子计算模块接剩余相位补偿模块；

所述QAM解映射器包括顺次连接的判决阈值调整模块、数据缓存模块和16QAM解调模块，其中信道均衡器的能量计算模块的输出端接判决阈值调整模块的输入端，信道均衡器的能量计算模块的输出端与剩余相位跟踪器的输出端接16QAM解调模块的输入端；

所述信道解码器采用维特比解码器，包括汉明距离计算模块、ACS模块、最小值选择模块、路径存储模块、幸存RAM和路径回溯模块，其中汉明距离计算模块、ACS模块、最小值选择模块和路径回溯模块顺次连接，ACS模块的输出端接路径存储模块的输入端，路径存储模块接到幸存RAM，路径存储模块接到路径回溯模块。