[实用新型]基于FPGA的高速串行接口有效
| 申请号： | 201320074470.3 | 申请日： | 2013-02-17 |
| 公开（公告）号： | CN203070283U | 公开（公告）日： | 2013-07-17 |
| 发明（设计）人： | 刘道森;孙艳梅;吴学峰 | 申请（专利权）人： | 齐齐哈尔大学 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 161006 黑*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 fpga 高速 串行 接口 | ||
【权利要求书】：
1.基于FPGA的高速串行接口，其特征在于，它包括SFP模块(1)和FPGA(2)，FPGA(2)内构建核心处理器(2-1)、A/D转换电路(2-2)、接收FIFO(2-3)、发送FIFO(2-4)和D/A转换电路(2-5)，
SFP模块(1)的电信号输出端与A/D转换电路(2-2)的模拟信号输入端相连，A/D转换电路(2-2)的数字信号输出端与接收FIFO(2-3)的输入端相连，接收FIFO(2-3)的输出端与核心处理器(2-1)的数据输入端相连，核心处理器(2-1)的数据输出端与发送FIFO(2-4)的输入端相连，发送FIFO(2-4)的输出端与D/A转换电路(2-5)的模拟信号输出端与SFP模块(1)的电信号输入端相连。
2.根据权利要求1所述基于FPGA的高速串行接口，其特征在于，FPGA(2)内还构建有存储器（2-6），核心处理器(2-1)的存储输入输出端与存储器（2-6）的输入输出端相连。
3.根据权利要求1或2所述基于FPGA的高速串行接口，其特征在于，核心处理器(2-1)选用Altera公司的Quartus II生成的IP核。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于齐齐哈尔大学，未经齐齐哈尔大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201320074470.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种全自动喷油量及喷油规律的测试设备
- 下一篇：一种耐磨钢管及其制造方法
