[实用新型]模数转换装置有效
申请号: | 201320104706.3 | 申请日: | 2013-03-07 |
公开(公告)号: | CN203243312U | 公开(公告)日: | 2013-10-16 |
发明(设计)人: | 施钟鸣 | 申请(专利权)人: | 无锡士康通讯技术有限公司 |
主分类号: | H03M1/12 | 分类号: | H03M1/12 |
代理公司: | 北京邦信阳专利商标代理有限公司 11012 | 代理人: | 王昭林;胡冰 |
地址: | 214028 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 转换 装置 | ||
技术领域
本实用新型涉及电子通讯领域使用的模数转换装置。
背景技术
模数转换器在电子及通讯领域广泛应用。模数转换器将模拟电信号变换成数字电信号。模数转换器存在一个应用和实际上的限制,即:当输入模拟信号幅度大时,输出的数字信号会出现失真从而限制和缩小了模数转换器的动态范围。作为一个高精度的模数转换器,Sigma-Delta模数转换器(ΣΔADC)在近20年得到了极其广泛地应用,比如每一个手机里都有3个以上的ΣΔADC。高精度的ΣΔADC需要高阶回路或高速时钟,高速时钟功耗大、设计难度高、产品合格率低、工艺要求高(见Z.M.Shi,(Invited),“Sigma-Delta ADC and DAC for Digital Wireless Communication”,Proc.IEEE Radio Frequency Integrated Circuits Symposium,p57,1999)、高阶稳定性差。ΣΔADC在正常工作时输出交替密度随信号而变的“0”和“1”,例如模拟信号变大时,会输出更多的的“1”,模拟信号变小时,会输出更多的“0”。但是高阶ΣΔADC不容易稳定,其不稳定时会输出很多连续的“0”或“1”,这些连续的“0”和“1”并不真实反映信号变小或变大,造成模数转换的误差。高阶ΣΔADC的稳定性是业界长期研究的疑难课题之一。
在实际应用中,模拟信号需经前置放大器放大然后给模数转换器作为输入信号。能保证模拟输入信号幅度在一个大的变化范围内,输出最大而不失真的数字信号的高线性度的模数转换装置是理想和实际系统所追求的。
实用新型内容
针对上述失真问题,本实用新型提出了一种模数转换装置,包括:接收模拟输入信号的放大器,连接到放大器的输出端的模数转换器,和连接在模数转换器的输出端和放大器的输入端之间的带数模转换器的负反馈回路。
进一步,所述放大器包括运算放大器和第一电阻R0和第二电阻R1,第一电阻R0连接在运算放大器的输入端和输出端之间,第二电阻R1一端连接所述模拟输入信号,另一端连接所述运算放大器的输入端。
进一步,所述负反馈回路包括第三电阻R2,所述数模转换器的输入端连接所述模数转换器的输出端,所述数模转换器的输出端通过第三电阻R2连接到所述放大器的输入端。
进一步,第二电阻R1和第三电阻R2为可调电阻。
进一步,所述数模转换器为Sigma-Delta数模转换器,所述模数转换器为Sigma-Delta模数转换器。
进一步,所述数模转换器和所述模数转换器连接到同一时钟信号源。
进一步,本实用新型的模数转换装置还包括低通滤波器,低通滤波器的输入端连接运算放大器的输入端,输出端连接运算放大器的输出端。
进一步,所述放大器、所述模数转换器,和所述数模转换器为单端结构或差分结构。
本实用新型的模数转换装置能保证模拟输入信号幅度在一个大的变化范围内,输出最大而不失真的数字信号,具有高线性度。
本实用新型的模数转换装置还特别适用于芯片集成。
附图说明
图1为本实用新型的模数转换装置的一实施例的原理图;
图2为本实用新型的模数转换装置的另一实施例的原理图;
图3为本实用新型的模数转换装置的又一实施例的原理图;
图4为图3所示的模数转换装置的低频应用中的输出频谱实例。
具体实施方式
图1示出了本实用新型的模数转换装置的一个实施例的原理图。该模数转换装置包括顺序连接的放大器、模数转换器ADC和带数模转换器DAC的负反馈回路。所述放大器由运算放大器OPA和第一电阻R0、第二电阻R1构成。第一电阻R0连接在运算放大器OPA两端。第二电阻R1一端接模拟输入信号AVi,另一端连接第一电阻R0。运算放大器OPA的输出端连接到模数转换器ADC的输入端,模拟输入信号AVi经过运算放大器OPA放大以及模数转换器ADC之后转换为数字输出信号DVo。同时,模数转换器ADC的输出端连接到所述带数模转换器DAC的负反馈回路,所述负反馈回路由数模转换器DAC和第三电阻R2组成。模数转换器ADC的输出端连接到数模转换器DAC的输入端,数模转换器DAC的输出端通过第三电阻R2连接到运算放大器OPA的输入端。其中模数转换器ADC和数模转换器DAC可连接到同一时钟信号源,共享时钟信号CLK。模数转换器ADC和数模转换器DAC可以均为ΣΔADC和ΣΔDAC,但本实用新型不局限于ΣΔADC和ΣΔDAC。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡士康通讯技术有限公司,未经无锡士康通讯技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320104706.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:卫星信标接收机
- 下一篇:一种变频器模拟量输出端子FM电路改良结构