[实用新型]一种低功耗定时器电路

权利要求书

1.一种低功耗定时器电路，包括电源输入端（6）和电源输出端（7），在电源输入端（6）和电源输出端（7）之间依次连接有整流电路（1）、定时器芯片供电电路（2）和继电器电路（3），其特征在于，所述整流电路（1）与电源输入端（6）之间串联有保持输出电流恒定的阻容电路（4），所述继电器电路连接有根据控制信号端DRV输出电平高低状态而控制定时器开关电流回路的三极管Q2，以及控制三极管Q2通断状态的三极管Q1和Q3。

2.如权利要求1所述的一种低功耗定时器电路，其特征在于，所述继电器电路的控制信号端DRV输出高电平时，三级管Q3导通而三级管Q1和Q2截止，同时阻容电路的电流流经继电器线包使继电器吸合；控制信号端DRV输出低电平时，三极管Q3截止而三级管Q1和Q2导通，阻容电路的电流通过Q2流出，继电器无电流输入而断开。

3.如权利要求1所述的一种低功耗定时器电路，其特征在于，所述阻容电路（4）包括并联的泄放电阻R3和高压电容C1。

4.如权利要求1所述的一种低功耗定时器电路，其特征在于，所述整流电路（1）为桥式整流电路，在整流电路（1）与阻容电路（4）连接端相对的另一端和电源输出端（7）之间连接有抗干扰电路（5），所述抗干扰电路（5）包括电阻R2。