[实用新型]一种新型正交基带信号调制电路

说明书

技术领域

本实用新型涉及无线通信领域，具体是一种正交基带信号调制电路。

背景技术

现有的正交基带信号调制电路，由于采用ADP3336DC-DC转换器和ADF4113的频率锁相合成器，导致在869-960MHz的本底噪声-157dbm/Hz，本振泄露及边带抑制都比较大。

实用新型内容

本实用新型的目的是提供一种在869-960MHz的本底噪声-157dbm/Hz，本振泄露及边带抑制都比较小的新型正交基带信号调制电路。

为了实现上述目的，本实用新型采用如下技术方案：

一种新型正交基带信号调制电路，包括正交基带调制器、功率放大器、频率锁相合成器、恒温晶振、第一DC-DC换转器和第二DC-DC换转器；

第一DC-DC换转器的输入端输入+6V电源，输出端输出+5V电压为正交基带调制器和功率放大器供电；且此+5V电压输入至第二DC-DC换转器的输入端，第二DC-DC换转器的输出端输出+3.3V电压为频率锁相合成器供电；外部FPGA（现场可编程门阵列）控制使能信号分别输入至第一DC-DC转换器和第二DC-DC转换器的控制输入端；

正交基带调制器的一输入端接受I/Q基带信号（差分同步和正交基带信号），频率锁相合成器的输入端接受外部FPGA（现场可编程门阵列）控制信号，恒温晶振连接于频率锁相合成器的REFin端，频率锁相合成器的输出端连接至正交基带调制器的另一输入端，正交基带调制器的输出端连接功率放大器的输入端；

其中，第一DC-DC转换器和第二DC-DC转换器的型号为TPS76801QD；频率锁相合成器的型号为ADF4360-3。

采用上述方案后，本实用新型的新型正交基带信号调制电路，其DC-DC转换器采用输出电压噪声较低（55μVrms）的TPS76801QD，频率锁相合成器采用本振噪声较低的ADF4360-3，从而实现在869-960MHz的本底噪声-157dbm/Hz，本振泄漏及边带抑制较小，都达到-50dbc以上。

附图说明

图1为本实用新型的电路原理框图；

图2-1为本实用新型的部分电路原理图；

图2-2为本实用新型的另一部分电路原理图。

具体实施方式

本实用新型的新型正交基带信号调制电路，如图1、图2-1和图2-2所示，包括正交基带调制器U101，功率放大器U1、U2，频率锁相合成器U102，恒温晶振T1，DC-DC换转器U4和DC-DC换转器U3；其中，DC-DC转换器U4和DC-DC转换器U3的型号为TPS76801QD；频率锁相合成器U102的型号为ADF4360-3；正交基带调制器U101采用ADL5590，在869-960MHz的本底噪声-157dbm/Hz，本振泄露及边带抑制都达到-50dbc以上。

DC-DC换转器U4的输入端输入+6V电源，输出端输出+5V电压为正交基带调制器U101和功率放大器U1、U2供电；且此+5V电压输入至DC-DC换转器U3的输入端，DC-DC换转器U3的输出端输出+3.3V电压为频率锁相合成器U102供电；外部FPGA（现场可编程门阵列）控制使能信号分别输入至DC-DC转换器U3和DC-DC转换器U4的控制输入端，用以控制DC-DC转换器U3、U4的电压开关，使其根据需要做出电压开或关状态。

恒温晶振T1连接于频率锁相合成器U102的REFin端，作为频率锁相合成器U102的基准时钟，频率锁相合成器U102的输入端接受外部FPGA控制信号，用以锁定正交基带调制器U101所需的频率；

正交基带调制器U101的一输入端接受I/Q基带信号（差分同步和正交基带信号），另一输入端连接频率锁相合成器U102的输出端，进行基带信号正交调制；正交基带调制器U101的输出端连接功率放大器U1、U2的输入端，正交基带调制器U101输出的基带信号经功率放大器U1、U2放大到所需的功率等级。