[实用新型]一种阵列基板及显示装置

说明书

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。

背景技术

目前，如图1所示，阵列基板包括栅电极20的栅金属层、包括源电极和漏电极的源漏金属层、以及像素电极30；由于构成阵列基板的栅金属层和源漏金属层是不透明的，导致开口率在一定程度降低了。

ADS(Advanced-Super Dimension Switch，高级超维场转换技术)显示技术由于其具有高分辨率、高透过率、低功耗、宽视角、高开口率等优点被广泛应用，即，如图1所示，在阵列基板上形成公共电极90。

然而，随着市场对高PPI(Pixels per inch，每英寸所拥有的像素数目)产品的开发，使用现有技术生产的产品的开口率很难满足需求，因此，如何提高开口率成为一个新的研究方向。

实用新型内容

本实用新型的实施例提供一种阵列基板及显示装置，可提高开口率并避免透明导电材料电阻较大而导致的薄膜晶体管延迟现象，从而满足高PPI产品的需求。

为达到上述目的，本实用新型的实施例采用如下技术方案：

一方面，提供一种阵列基板，包括：薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极、以及有源层；进一步还包括设置于所述栅电极上方或下方的金属导电区，所述金属导电区用于降低所述薄膜晶体管开启的延迟时间；其中，所述栅电极、所述源电极和所述漏电极的材质为透明导电材料。

一方面，提供一种显示装置，包括上述的阵列基板。

另一方面，提供一种阵列基板的制备方法，包括：在基板上形成薄膜晶体管、像素电极，所述薄膜晶体管包括栅电极、源电极和漏电极、以及有源层；进一步还包括：在所述栅电极上方或下方形成用于降低所述薄膜晶体管开启延迟时间的金属导电区；

所述在基板上形成栅电极、源电极和漏电极包括：在基板上形成透明导电材质的所述栅电极、所述源电极和所述漏电极。

本实用新型实施例提供了一种阵列基板及显示装置，该阵列基板包括设置在基板上薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极、以及有源层；进一步还包括：设置于所述栅电极上方或下方的金属导电区，所述金属导电区用于降低所述薄膜晶体管开启的延迟时间；其中，所述栅电极、所述源电极和所述漏电极的材质为透明导电材料；这样，将原来不透明金属材质的栅电极、所述源电极和所述漏电极替换为透明导电材料(例如ITO)，且还设置有用于降低所述薄膜晶体管开启的延迟时间的所述金属导电区，可以提高开口率并避免了透明导电材料电阻较大而导致的薄膜晶体管延迟现象，从而满足高PPI产品的需求。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种阵列基板的俯视示意图；

图2为本实用新型实施例提供的一种底栅型阵列基板的结构示意图；

图3为本实用新型实施例提供的另一种底栅型阵列基板的结构示意图；

图4为本实用新型实施例提供的一种顶栅型阵列基板的结构示意图；

图5为本实用新型实施例提供的另一种顶栅型阵列基板的结构示意图；

图6为本实用新型实施例提供的阵列基板的俯视示意图；

图7为本实用新型实施例一提供的一种底栅型阵列基板的制备方法的流程示意图；

图8～图13为本实用新型实施例一提供的一种制备底栅型阵列基板的过程示意图；

图14为本实用新型实施例二提供的一种底栅型阵列基板的制备方法的流程示意图；

图15～图19为本实用新型实施例二提供的一种制备底栅型阵列基板的过程示意图；

图20为本实用新型实施例三提供的一种顶栅型阵列基板的制备方法的流程示意图；

图21～图25为本实用新型实施例三提供的一种制备顶栅型阵列基板的过程示意图。

附图标记：

01-阵列基板；10-基板；20-栅电极；30-像素电极；40-金属导电区；50-栅绝缘层，501-过孔；60-有源层；701-源电极，702-漏电极；80-钝化层；90-公共电极。

具体实施方式