[实用新型]一种台平面肖特基势垒二极管

说明书

技术领域

本实用新型属于二极管的技术领域，特别是涉及一种台平面终端保护型低漏电的肖特基势垒二极管。

背景技术

肖特基势垒二极管（Schottky Barrier Diode, SBD）广泛用于直流-直流转换器（DC-DC converter）、电压调节器（Voltage Regulator Module VRM）、电信传输/伺服器（Telecom/Server）、交流电源适配器（Adaptor）及充电器（Charger）等。说明书附图1为标准平面型肖特基势垒二极管的结构示意图，如图所示，该肖特基势垒二极管的制备方法是在硅外延片上生长SiO2，然后光刻腐蚀保护环，再注入硼离子，扩散形成保护环，再光刻腐蚀接触孔，淀积势垒金属，或形成金属硅化物形成势垒层，在其上生长接触金属，再光刻腐蚀金属，作为引线，在所有这些制造过程中，肖特基势垒二极管是通过势垒金属层达到反向截止的，由于势垒层的深度只有纳米级，边缘的表面电场大，难以达到高的电压，为了形成高的反向耐压（40V以上），都是通过扩散保护环来达到，或采用台面终端的形式来提高电压。台面的保护方式虽能提高电压，但由于在反向冲击时，所积聚的电荷无法进行释放，导致反向冲击容易烧毁肖特基结，ESD能力差；平面扩散保护环形成时要同时生长厚的氧化层（1um以上），由于氧化层具有“吸硼排磷”的特性，氧化层越厚，外延片的表面层浓度增加越多，见附图2，从而使势垒高度降低，导致反向漏电增大；又因扩散的保护环虽能提高肖特基结的电压，但仍存在PN结上表面边缘应力集中，具有吸收杂质和缺陷的作用，在这里形成低压击穿区的缺点，导致电压不能达到最大值，而靠提高电阻率来保证使用电压，进而导致正向压降提高。

发明内容

本实用新型主要提供一种新的肖特基势垒二极管结构及其制备方法，采用台平面结构保护终端，不用改变势垒金属，不用厚氧化层，即可提高电压，又可达到良好的低漏电效果。

典型的功率肖特基势垒二极管的截面图如说明书附图1所示，1为金属，2为MSi_x金属硅化物，在重掺杂硅单晶4上生长中等掺杂浓度的薄外延层3，在外延层上淀积金属形成肖特基势垒，反向阻断电压能力的大小受势垒结的击穿电压高低的限制，在理想条件下击穿电压高低由材料电阻率决定，事实上影响击穿电压的因素主要由元胞边缘的电场分布决定，优化器件阻断能力设计就是减少对击穿电压的影响因素，使得器件的击穿电压尽量接近材料的固有能力，终端造型是为了消除PN结边缘因电场集中对击穿电压的影响。

为了克服边缘效应提高反向耐压，通常用金属场板或/和扩散保护环5结构，这样做法对于肖特基二极管这样的产品通常低于200V的电压也可以达到一定效果，但要经过高温氧化生长厚氧化层过程，导致外延片浓度提升而影响漏电变大，表面电场也变大，致使电压变低，不能达到理想状态，本实用新型采用台平面终端保护，用聚酰亚胺来保护台面，即达到高压效果，又保证低漏电效果。

根据半导体肖特基理论，无边缘特殊造型的肖特基二极管芯片的边缘的电场最大点为角处，其电场与平面结的最大电场比值公式为：

ECyl/EPP=rd/2rj   (其中rd 为耗尽区半径，rj为势垒区厚度)

而势垒区厚度仅有纳米级，相对于耗尽区半径的微米级有几百倍的关系，导致电场强度在表面区非常大，击穿电压最大也就25V，不能满足需要，加入扩散保护环将击穿点引到PN结处，通过增加PN结深度rj，提高了电压和ESD能力，但同样存在上表面电场集中缺点，台平面终端保护的电压可接近平面击穿电压，有效地提高了电压。

通常平面型肖特基二极管的做法为：高温氧化（约1um）—光刻1—腐蚀保护环SiO2—注入硼—推结氧化（0.3um ）—光刻2---腐蚀接触孔---形成势垒硅化物---蒸发上电极金属---金属光刻3—背面金属

本实用新型只生长薄氧化层（0.1um以下），在保护环形成后，通过腐蚀硅方法，在边缘形成浅台面，然后使用聚酰亚胺进行台面的保护，利用聚酰亚胺可以低温固化的优点，在400℃以下进行固化，可以先形成势垒金属和上电极金属，后进行台面造型和聚酰亚胺保护，因为势垒硅化物的形成都是在低温形成，如铬势垒约500℃以下，铂势垒480℃以下，因此台面钝化必须在400℃以下，不至于破坏势垒金属。