[实用新型]限流电路

说明书

技术领域

本实用新型大体上涉及电子电路，尤其是涉及限流电路。

背景技术

电源电路通常会包括高边功率MOS晶体管(high side power MOS transistor)和低边功率MOS晶体管(low side power MOS transistor)。高边功率MOS晶体管可以耦连在用于接收电源电压的电源端和用于向外部负载提供电源电压的输出端之间。低边MOS晶体管可以耦合在所述输出端和用于接收参考电压的参考端之间，其中参考电压低于电源电压。这两种功率MOS晶体管可以被开启或关闭，从而有选择的将电源电压提供给外部负载。

电感外部负载需要稳定的输出来避免振荡。因此，在限流电路被广泛的用于限制电源电路的输出电流。

图1所示为现有的限流电路。如图1所示，高边功率PMOS晶体管Mp1耦合在电源电压VINHSD和用于向外部负载提供电源电压的输出节点HSD之间。电流源Ib1和电阻R2串联耦合在电源电压和地之间。电流源Ib1提供的电流由电阻R1(未示出)和带隙基准电压VBG来确定。R2和Ib1彼此耦合所在的节点G1处的电压经由电阻R3施加在Mp1的栅极。

另外，PNP双极晶体管Q4与二极管D1以串联方式耦合，并作为一个整体与第二电阻R2并联，其中，Q4的发射极耦合到VINHSD。

具有第一支路和第二支路的电流镜耦合在电源电压VINHSD和地电平之间。第一支路具有串联耦合的电阻R4、PNP双极晶体管Q1和电流源Ib3，其中R4耦合在VINHSD和Q1的发射极之间，Ib3耦合在Q1的集电极和地电平之间。第二支路具有串联耦合的PNP双极晶体管Q2和电流源Ib2，其中Q2的发射极与VINHSD耦合，Ib2与地电平耦合。Q1和Q2的基极与Q2的集电极耦合在一起。

R4还耦合在电源电压VINHSD和PMOS高边功率晶体管Mp1的源极之间。Q4的基极耦合到Q1的集电极。特别的，Ib2提供的电流与Ib3提供的电流相同。晶体管Q1和Q2的电流增益比是N∶1，其中N是不小于1的整数。

工作时，电阻R4可以作为电流检测电阻，用于检测流经高边功率PMOS晶体管Mp1的输出电流。输出电流的改变会造成电阻R4上压降的改变，继而会通过电流镜和双极晶体管Q4影响节点G1处的电压。因此，高边功率PMOS晶体管Mp1的栅极-源极电压就会被调整，从而相应地对Mp1的输出电流进行限制。

因此，上述对高边功率PMOS晶体管Mp1供应的输出电流的限制可以表示为

Iload=VTR4lnN.]]>

图1中的限流电路是高增益回路，被用来在输出突然出现峰值时对Mp1的输出电流进行调节。然而，这样一种构造会有稳定性问题，因为限流电路可能会将输出电流下拉为负，引起振荡。因此，以串联方式耦合的电阻R5和电容C1组成的支路被用来进行补偿，其中R5耦合到VINHSD，C1耦合到Q4的基极。但是，补偿会降低限流过程的反应速度。

图2所示为另一个现有的限流电路。与图1中的限流电路略为不同的是，图2的限流电路中包含电阻R5和电容C1的补偿支路的位置由双极晶体管Q3所替代，其中Q3和Q4的基极与Q3的集电极耦合到Q1的集电极。Q3和Q4的电流增益比是M∶l，其中M是不小于1的整数。图2中的限流电路是低增益回路，其稳定性比图1中的限流电路要好，但是反应速度相对较慢。

上面两个现有的限流电路都采用R4作为电流检测电阻来检测功率晶体管的输出电流的改变。为了确保限流电路的可靠性，电阻R4上的压降应当是几十毫伏的量级。但是，为了通过SPU测试(short-to-plus-unpowered)(通常大于100安培)，电阻R4的阻抗可能只有2毫欧左右。因此，在这样的条件下，当输出电流被限制在1安培左右时，电阻R4不能产生适当的压降来避免可靠性问题。

另外，使用R4来检测输出电流的改变可能会增加电源电路工作时的导通阻抗。