[实用新型]半导体器件

说明书

相关申请的交叉引用 

本申请基于在2012年5月29日提交的日本专利申请No.2012-121503并且要求其优先权的权益，其公开通过引用以其整体被并入在此。 

技术领域

本实用新型涉及半导体器件。例如，本实用新型涉及包括绝缘栅型场效应晶体管的半导体器件，该绝缘栅型场效应晶体管具有垂直晶体管结构。 

背景技术

用于锂离子（Li+）电池保护的CSP（芯片尺寸封装）型MOSFET（金属氧化物半导体场效应晶体管）（EFLIP：用于锂离子电池保护的生态倒装芯片MOSFET）的开发已经从过去开始在进行。作为像这样的MOSFET，已知在背表面上设置由金属板或金属膜构成的漏极电极的单芯片双类型MOSFET结构（日本未审查专利申请公布No.2008-109008（Yoshida）和用于专利申请的PCT国际公布No.2004-502293（Kinzer等）的公布的日语翻译）。 

在Yoshida中公开的半导体器件中，通过使用在背表面上形成的公共漏极电极（未示出）在一个半导体衬底上封装两个MOSFET。在第一源极电极上，设置了连接到该第一源极电极的两个第一源极凸块电极。在第二源极电极上，设置了连接到该第二源极电极的两个第二源极凸块电极。 

沿着芯片的短边布置该第一源极凸块电极和第二源极凸块电极。 在第一源极凸块电极之间设置第一栅极凸块电极，并且在第二源极凸块电极之间设置第二栅极凸块电极。在具有像这样的结构的MOSFET中，在沿着芯片的短边的方向上形成电流路径，并且电流流过在背表面上设置的公共漏极电极。 

而且，在Kinzer等中公开的半导体器件中，将芯片分区为四个区域，并且交错地布置FET1和FET2。FET1和FET2的每一个具有U形，并且FET1和FET2彼此接合。FET1和2的栅极焊盘G1和G2在芯片的相对角处形成于它们各自的FET1和2的区域内。 

实用新型内容

本发明人已经发现下面的问题。在单芯片双类型MOSFET中，在这些源极电极之间的电阻RSS（导通）（以下称为“源极电极间电阻RSS（导通）”）被用作其性能的指标，并且已经期望减小该源极电极间电阻RSS（导通）。当该单芯片双类型MOSFET在导通状态中时，源极电极间电阻RSS（导通）包括芯片电阻R（芯片）、Al扩展电阻R（Al）和背表面电阻R（背面金属）。 

在Yoshida中，通过在半导体衬底中在沿着芯片的短边的方向上形成水平方向电流路径来降低背表面电阻R（背面金属）。然而，在Yoshida中，因为需要增大芯片的长宽比，所以芯片大小变大。因此，有可能在封装容易度或封装可靠性上出现问题。 

本发明的第一方面是半导体器件，包括：芯片，所述芯片被分区为包括第一区域、第二区域和第三区域的三个区域；以及公共漏极电极，所述公共漏极电极被设置在所述芯片的背表面上，其中，所述第二区域形成在所述第一区域和所述第三区域之间，第一MOSFET形成在所述第一区域和所述第三区域中，并且第二MOSFET形成在所述第二区域中。 

本发明的第二方面是根据本发明的第一方面的半导体器件，其中，所述第一MOSFET的大小大于所述第二MOSFET的大小。 

本发明的第三方面是根据本发明的第一方面的半导体器件，进一步包括：第一栅极焊盘，所述第一栅极焊盘被设置在所述第一区域中，所述第一栅极焊盘被电连接到所述第一MOSFET；以及第二栅极焊盘，所述第二栅极焊盘被设置在所述第三区域中，所述第二栅极焊盘被电连接到所述第二MOSFET。 

本发明的第四方面是根据本发明的第三方面的半导体器件，其中，在所述第二区域中未设置栅极焊盘。 

本发明的第五方面是根据本发明的第三方面的半导体器件，其中所述第一、第二和第三区域中的每一个包括两个源极焊盘，并且所述第一和第二栅极焊盘中的每一个被设置为夹在所述两个源极焊盘之间。 

本发明的第六方面是根据本发明的第五方面的半导体器件，其中，在所述第二区域中，所述第二MOSFET的源极焊盘形成在夹在所述两个源极焊盘之间的位置。 

本发明的第七方面是根据本发明的第三方面的半导体器件，其中所述第一、第二和第三区域中的每一个包括两个源极焊盘，在所述第一区域中，所述源极焊盘中的一个被设置为夹在所述源极焊盘中的另一个和所述第一栅极焊盘之间，在所述第三区域中，所述源极焊盘中的一个被设置为夹在所述源极焊盘中的另一个和所述第二栅极焊盘之间，以及所述第一和第二栅极焊盘被设置为沿着所述芯片的短边布置成一行。