[实用新型]一种可控高压并联电抗器的光纤通讯编解码系统

权利要求书

1.一种可控高压并联电抗器的光纤通讯编解码系统，其特征在于，所述系统包括依次通过光纤连接的测量装置和接收单元；所述测量装置的发送光头将编码后的光信号通过光纤发送出去，接收单元通过接收光头和信号转换模拟电路把光信号转换为数字信号并解码； 

所述光纤包括三根并行设置的光纤，分别为时钟CLK光纤、同步FS光纤和数据DATA光纤。 

2.如权利要求1所述的可控高压并联电抗器的光纤通讯编解码系统，其特征在于，所述测量装置包括CPU1、FPGA芯片以及设置在FPGA芯片上的发送光头；所述CPU1与通过所述三根并行设置的光纤与FPGA芯片连接。 

3.如权利要求1所述的可控高压并联电抗器的光纤通讯编解码系统，其特征在于，所述接收单元包括接收光头及其信号转换模拟电路、以及CPLD芯片；所述信号转换模拟电路通过三根并行设置的光纤与CPLD芯片连接，所述接收光头的传输速率达到100Mbit/s的速率；所述接收光头采用HFBR-2412T芯片实现。 

4.如权利要求3所述的可控高压并联电抗器的光纤通讯编解码系统，其特征在于，所述信号转换模拟电路包括第一运算放大器、第二运算放大器、第三运算放大器、第四运算放大器、电阻R1-R10以及电容C1-C3； 

所述电阻R1和电阻R2串联后与第一运算放大器的同相输入端连接；第一运算放大器的反相输入端通过电阻R3接入第二运算放大器的同相输入端；所述第一运算放大器的输出端通过电阻R9接入第四运算放大器的同相输入端； 

第二运算放大器的反相输入端直接与其输出端连接；电容C1与电阻R6串联后接入第三运算放大器的同相输入端；电阻R4与电容C2串联后与电阻R5连接后接入第三运算放大器的反相输入端；电阻R4与电容C2连接在电容C1与电阻R6之间； 

在第三运算放大器的反相输入端和输出端之间并联设置电阻R7与电容C3；第三运算放大器的输出端通过电阻R8接入第四运算放大器的反相输入端；第四运算放大器的输出端与CPLD芯片连接；电阻R10连接在第四运算放大器的负电侧。