[实用新型]单电子晶体管与MOS管构成的双阈值逻辑单元有效
申请号: | 201320337352.7 | 申请日: | 2013-06-13 |
公开(公告)号: | CN203326982U | 公开(公告)日: | 2013-12-04 |
发明(设计)人: | 魏榕山;陈锦锋;于志敏;何明华 | 申请(专利权)人: | 福州大学 |
主分类号: | H03K19/20 | 分类号: | H03K19/20 |
代理公司: | 福州元创专利商标代理有限公司 35100 | 代理人: | 蔡学俊 |
地址: | 350108 福建省福州市*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 晶体管 mos 构成 阈值 逻辑 单元 | ||
技术领域
本实用新型涉及微电子技术领域,特别是一种单电子晶体管与MOS管构成的双阈值逻辑单元。
背景技术
作为神经元输出转移函数,阈值逻辑(Threshold logic)在人工神经网络的研究中占据重要的地位。神经元是神经网络的基本单元,对于整个网络的复杂程度、规模以及鲁棒性起着决定性的作用。传统的神经网络通常需要双隐层的单阈值神经元才能实现任意的二值逻辑函数。随着神经网络复杂性的提升,神经元的数目显著增加,整个网络的规模急剧增大。若能使用具有多个阈值的神经元,则可以大大降低神经网络的规模和复杂程度。但是,由于多阈值逻辑是一种非线性函数,传统的CMOS电路通常难以简单实现。近年来,通过MOS管与新型纳米器件的混合使用,有望实现多阈值的逻辑功能。
作为新一代纳米电子器件的典型代表,单电子晶体管(Single electron transistor, SET)具有极低的功耗和超小的器件尺寸,在功耗、工作速度等方面相对于传统的微电子器件具有明显的优势,被认为是制造下一代低功耗、高密度超大规模集成电路理想的基本器件。SET具有独特的库仑阻塞和库仑振荡效应,与MOS器件具有较好的兼容性。SET/MOS混合结构同时具备SET和MOS管的优越性能,表现出极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅,在多值、多阈值逻辑电路等传统CMOS电路较难实现的领域具有较大的应用前景。
实用新型内容
有鉴于此,本实用新型的目的是提供一种单电子晶体管与MOS管构成的双阈值逻辑单元。
本实用新型采用以下方案实现:一种单电子晶体管与MOS管构成的双阈值逻辑单元,其特征在于:包括一SET/MOS混合电路、一第一反相器和一第二反相器,所述SET/MOS混合电路包括四个输入端、一个控制端和一个输出端,所述SET/MOS混合电路的输出端连接所述第一反相器的输入端,所述第一反相器的输出端连接所述第二反相器的输入端,所述第二反相器的输出端作为所述双阈值逻辑单元的输出端。
在本实用新型一实施例中,所述的SET/MOS混合电路包括:
一PMOS管,其源极接电源端Vdd;
一NMOS管,其漏极与所述PMOS管的漏极连接;以及
一SET管,与所述NMOS管的源极连接。
在本实用新型一实施例中,所述反相器包括:
一PMOS管,其源极接电源端Vdd;以及
一NMOS管,其漏极作为所述反相器的输出端并连接所述PMOS管的漏极;
且所述PMOS管的栅极作为所述反相器的输入端并连接所述NMOS管的栅极,所述NMOS管的源极接地。
本实用新型可以实现双阈值的逻辑功能,具有较高的可重构特性,仅需要偏置输入端和控制端,而不需要改变电路的器件参数,即可实现任意的二变量函数(或、或非、与、与非、同或、异或)。该逻辑单元结构简单,仅消耗3个PMOS管,3个NMOS管和1个SET,具有多阈值、可重构特性,集成度高,能够有效地实现同一单元的不同逻辑功能。这些特点使得该双阈值逻辑单元能够应用于FPGA、人工神经网络等低功耗、高集成度超大规模集成电路中。
为使本实用新型的目的、技术方案及优点更加清楚明白,以下将通过具体实施例和相关附图,对本实用新型作进一步详细说明。
附图说明
图1为本实用新型双阈值逻辑单元的示意图。
图2为本实用新型双阈值逻辑单元的原理图。
图3为本实用新型双阈值逻辑单元的电路参数。
具体实施方式
本实用新型提出了一种基于单电子晶体管和MOS管混合结构的双阈值逻辑单元的设计方法。作为新型纳米器件,单电子晶体管可以不遵循传统的基于布尔逻辑的设计方法,而采用阈值逻辑来进行电路的设计。阈值逻辑的逻辑过程比布尔逻辑复杂,能够更有效地实现逻辑功能。同时,SET与MOS管混合结构具有独特的库仑阻塞和库仑振荡效应,该单元可以实现双阈值的逻辑功能,具有可重构的特性,可以实现任意的二变量逻辑函数。
如图1-2所示,本实用新型提供一种单电子晶体管与MOS管构成的双阈值逻辑单元,包括一SET/MOS混合电路、一第一反相器和一第二反相器,所述SET/MOS混合电路包括四个输入端、一个控制端和一个输出端,所述SET/MOS混合电路的输出端连接所述第一反相器的输入端,所述第一反相器的输出端连接所述第二反相器的输入端,所述第二反相器的输出端作为所述双阈值逻辑单元的输出端。优选的,所述的SET/MOS混合电路包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福州大学,未经福州大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320337352.7/2.html,转载请声明来源钻瓜专利网。