[实用新型]应用于高速全差分运算放大器的连续时间共模反馈电路

权利要求书

1.一种应用于高速全差分运算放大器的连续时间共模反馈电路，包括一用于检测该高速全差分运算放大器输出共模电压的共模电压检测电路、一用于放大共模电压与期望共模电压二者比较的结果的误差放大器及一用于调节所述高速全差分运算放大器的共模反馈控制电路；所述高速全差分运算放大器、共模电压检测电路、误差放大器及共模反馈控制电路四者相互连接，

其特征在于：所述误差放大器包括NMOS管M16及PMOS管M17A、M17B、M18A、M18B、M19A、M19B；所述PMOS管M19A、M19B两者的源极均连接至电源VDD；所述PMOS管M19A、M19B两者的栅极均连接一偏置电压Vb3；所述PMOS管M19A的漏极与所述PMOS管M17A、M18A两者的源极连接；所述PMOS管M19B的漏极与所述PMOS管M17B、M18B两者的源极连接；所述PMOS管M17A、M17B两者的栅极均与所述共模电压检测电路的输出端连接；所述PMOS管M18A、M18B两者的栅极均接入有外部接入并设定的共模参考信号V_CM；所述PMOS管M18A、M18B两者的漏极均与所述NMOS管M16的漏极、栅极连接；所述NMOS管M16的源极接地；所述误差放大器通过所述PMOS管M17A的漏极、M17B的漏极及NMOS管M16的栅极三者与所述共模反馈控制电路连接。

2.如权利要求1所述的应用于高速全差分运算放大器的连续时间共模反馈电路，其特征在于：所述高速全差分运算放大器包括尾电流管M3、M4；所述共模反馈控制电路包括NMOS管M20、M21、M22、M23；所述尾电流管M3、M4及NMOS管M22、M23四者的栅极均连接一偏置电压Vb0；所述尾电流管M3、NMOS管M21、M23三者的漏极均与所述PMOS管M17B的漏极连接；所述尾电流管M4、NMOS管M20、M22三者的漏极均与所述PMOS管M17A的漏极连接；所述尾电流管M3、M4及NMOS管M20、M21、M22、M23六者的源极均接地；所述NMOS管M20、M21两者的栅极均与所述NMOS管M16的栅极连接。