[实用新型]基于PC104总线的多通道同步数据采集卡有效

专利信息
申请号: 201320364191.0 申请日: 2013-06-24
公开(公告)号: CN203299591U 公开(公告)日: 2013-11-20
发明(设计)人: 叶明 申请(专利权)人: 成都旋极历通信息技术有限公司
主分类号: G05B19/042 分类号: G05B19/042
代理公司: 暂无信息 代理人: 暂无信息
地址: 610041 四川省成都市高新*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 pc104 总线 通道 同步 数据 采集
【说明书】:

技术领域

实用新型涉及一种多通道同步数据采集卡,尤其涉及一种用于航空数据采集的基于PC104总线的多通道同步数据采集卡。

背景技术

PC104总线作为一种国际标准的控制总线,在测试和控制中得到了广泛应用,但目前市场上还没有与之配套的多通道同步数据采集卡。航空数据采集卡用于各种航空数据的采集,如飞机发动机的运行参数采集等,这类数据采集卡要求具有高精度的数据采集能力和快速分析与传输能力,所以一般采用了FPGA作为编程器件。但传统的多通道同步数据采集卡在FPGA不向显示器(或主机)传输数据时为低阻状态,所以会形成FPGA和显示器之间的数据干扰,降低数据采集的精度。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供一种无干扰、高精度的基于PC104总线的多通道同步数据采集卡。

本实用新型通过以下技术方案来实现上述目的:

本实用新型所述基于PC104总线的多通道同步数据采集卡包括调理电路、ADC、时钟电路、FPGA、SRAM、显示器和PC104总线控制器,所述调理电路输入模拟信号,所述FPGA内设有依次串联连接的数据解析模块、格式转换模块和数据同步模块,所述ADC的输出端与所述数据解析模块的输入端连接,所述数据同步模块的存储端与所述SRAM连接,所述数据同步模块的通讯端与所述PC104总线控制器连接,所述PC104总线控制器还与所述显示器通过PC104总线连接。

ADC,Analog-to-Digital Converter的缩写,指模/数转换器或者模拟/数字转换器。是指将连续变量的模拟信号转换为离散的数字信号的器件。真实世界的模拟信号,例如温度、压力、声音或者图像等,需要转换成更容易储存、处理和发射的数字形式。

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

SRAM是英文Static RAM的缩写,即静态随机存储器。它是一种具有静止存取功能的内存,不需要刷新电路即能保存它内部存储的数据。

PC104是一种工业计算机总线标准。PC104总线是一种专门为嵌入式控制而定义的工业控制总线。PC104总线控制器是针对PC104总线数据传输而设定的通讯控制器。PC104总线控制器与PC104总线可以分开,也可以集成在一起称为PC104总线控制器或PC104总线。

本实用新型的有益效果在于:

本实用新型利用FPGA把模拟信号经过ADC转换成数字信号,再利用PC104总线控制器传输给显示器;PC104总线控制器在不与FPGA进行数据传输时呈高阻状态,可防止FPGA与显示器之间的数据干扰,提高数据采集精度;另外,FPGA包含数据解析模块、格式转换模块和数据同步模块三部分,具有防止数据丢失、数据传输速度快的优点,尤其适用于航空数据采集。

附图说明

图1是本实用新型所述基于PC104总线的多通道同步数据采集卡的电路框图。

具体实施方式

下面结合附图对本实用新型作进一步说明:

如图1所示,本实用新型所述基于PC104总线的多通道同步数据采集卡包括调理电路、ADC、时钟电路、FPGA、SRAM、显示器和PC104总线控制器,调理电路输入模拟信号,调理电路的输出端与ADC的输入端连接,ADC的时钟输入端与时钟电路的输出端连接,FPGA内设有依次串联连接的数据解析模块、格式转换模块和数据同步模块,ADC的输出端与数据解析模块的输入端连接,数据同步模块的存储端与SRAM连接,数据同步模块的通讯端与PC104总线控制器连接,PC104总线控制器还与显示器通过PC104总线连接。

本实用新型所述高精度数据采集装置中主要部件采用的型号如下:

ADC:采用AD公司推出的AD7864,具有高速、低功耗的特点,是四通道同步采样12位并行接口的A/D转换器,它可以用于马达控制、非中断电源控制、数据采集和通讯等。

FPGA:包含数据解析模块、格式转换模块和数据同步模块三部分,均设于FPGA内。FPGA采用ALTERA公司Cyclone III系列EP3C16,功耗低、逻辑资源和IO丰富,集成的PLL用于产生串行解码器的参考时钟。各模块的具体说明如下:

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都旋极历通信息技术有限公司,未经成都旋极历通信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201320364191.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top