[实用新型]一种基于SRAM架构FPGA复位电路

说明书

技术领域

本实用新型属于电学领域，设计了一种复位电路，具体涉及了一种基于SRAM（静态存储器）架构FPGA复位电路。

背景技术

FPGA的应用越来越广泛，复位电路在FPGA硬件电路设计中是很重要的一部分，FPGA正常运行后，内部信号、寄存器及输出信号处于不确定状态，需要外部一个复位信号对内部的信号、寄存器等进行复位，给予初始状态。复位电路要求稳定可靠，否则会带来FPGA工作的不稳定，因此复位电路设计是FPGA电路设计的重要部分。

目前，FPGA复位主要有两种方式：

第一种是采用RC复位电路进行复位，RC复位电路由电阻和电容组成，系统上电后对电容充电，电容上电压缓变形成复位信号。文献1（《单片机嵌入式系统复位电路的设计选用》）中对该电路进行了介绍。

第二种是采用电源监控芯片进行复位，电源监控芯片根据供电电源的状态输出复位信号，在供电电源达到门限电压后复位信号保持一定的时间后撤销；文献2（专利号：CN201020529653.6）的发明专利中介绍了这种方法。

RC复位电路有设计简单的优点，但复位信号是电压缓变的信号，可靠性不高，而且复位时间需要通过调整RC的参数实现。电源监控芯片复位电路是根据供电电源电压进行复位，复位时间是根据电源建立的时间确定。这两种电路用在单片机电路及基于Flash架构的FPGA中比较可靠，但由于SRAM架构FPGA的特殊性，应用时存在可靠性不高的缺点。

基于SRAM结构的FPGA程序存储在外部的存储器中,如EPPROM、Flash等，在系统上电稳定后，FPGA主动或被动从外部配置芯片读取配置数据，读取完并校验成功后开始运行（如附图1所示，以Xilinx公司生产的FPGA为例），复位信号用来在程序配置完成后对FPGA内部的信号、寄存器等进行初始化，具有很重要的作用。FPGA程序配置的时间称为程序加载时间，加载时间的长短与FPGA的配置模式（串行/并行）、配置时钟、芯片、程序数据大小都有关系，因此FPGA程序的加载时间是不固定的。

而目前采用的复位电路都是根据电源上电来进行复位电路的设计，针对不同的FPGA及配置方式、配置数据大小的不同需单独设计，如RC复位电路需要根据不同的配置时间选取不同的配置参数，因此不具备通用性。另外如果设计时FPGA加载时间计算不准确，会造成系统工作不稳定。因此需要设计一种可靠、通用的基于SRAM架构的FPGA复位电路。

发明内容

本实用新型提供了一种基于SRAM架构FPGA复位电路，解决了SRAM架构FPGA的复位电路在复位过程中稳定性差的问题。

本实用新型具体技术方案如下：

该基于SRAM架构FPGA复位电路，包括FPGA以及复位芯片,所述的FPGA的配置成功标志信号管脚接口（DONE）与复位芯片的复位输入端管脚（）连接；所述复位芯片的复位输出管脚（（RST或））与FPGA的一个全局时钟输入管脚连接。

本实用新型的优点在于：

1、本实用新型的复位时间起始以FPGA配置成功为基准，有效复位时间

明确，可靠性高。

2、本实用新型的通用性强，设计简单，对于大多SRAM架构的FPGA的

都适用，设计时无需考虑不同FPGA程序加载时间的差异。

附图说明

图1为VIRTEX-4FPGA程序配置过程；

图2为Virtex-4串行配置管脚图；

图3为复位芯片MAX708T原理框图；

图4为复位芯片MAX708T工作时序图；

图5为本实用新型具体实施电路图。

具体实施方式

本实用新型技术解决方案是利用FPGA的配置成功标志信号和复位芯片的手动复位输入端实现FPGA的高可靠复位，下面以Xilinx的Virtex-4系列FPGA为例来说明具体解决方案：

如图5所示，该基于SRAM架构FPGA复位电路，包括FPGA以及复位芯片,所述的FPGA的配置成功标志信号管脚接口（DONE）与复位芯片的复位输入端（）连接；所述复位芯片的复位输出管脚（RST或）与FPGA的一个全局时钟输入管脚连接。其中，需要正复位信号时用RST,需要负复位信号时用复位芯片可同时输出正、负有效的复位信号，根据FPGA内部程序决定选用使用其中一个。