[实用新型]一种MOS超势垒整流器件有效

专利信息
申请号: 201320371930.9 申请日: 2013-06-26
公开(公告)号: CN203312301U 公开(公告)日: 2013-11-27
发明(设计)人: 殷允超;丁磊 申请(专利权)人: 张家港凯思半导体有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336
代理公司: 张家港市高松专利事务所(普通合伙) 32209 代理人: 孙高
地址: 215612 江苏省苏州市张*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 mos 超势垒 整流 器件
【说明书】:

技术领域

本实用新型涉及一种功率半导体器件,特别是指一种MOS超势垒整流器件。

背景技术

现有的功率半导体整流器分为两种,一种是肖特基势垒整流器,另一种为集成MOS通道超势垒整流器。

其中肖特基整流器是以贵金属(如金、银、铂、钛、镍、钼等)与半导体接触,以形成肖特基势垒而制成的整流器件。肖特基势垒整流器由于其正向压降高、反向耐压水平低、反向漏电较大、工艺过程会引起重金属污染等诸多的缺点,已经逐渐被集成MOS通道超势垒整流器所替代。

中国专利ZL01143693.X公开了一种《制造半导体整流器的方法及所得器件》,此专利给出来现今主流集成MOS通道超势垒整流器的设计和制造方法,其实用新型基本思想是:垂直半导体整流器件,其有效的整流单元包括并联的PN结结构和MOS结构;以第一导电类型为N型时为例,器件的MOS结构等效为N型沟道的势垒MOS管;器件在正向偏压时,此N型沟道势垒MOS管的漏极与栅极短路成等电位,MOS管的栅极与源极之间的电势差等于MOS管的漏极与源极之间的电势差,势垒MOS管在较低正向偏压下开启形成导电通道;反向偏压时,由于源极与栅极短接,势垒MOS管又处于截止状态,而集成MOS管的PN结快速耗尽,承受反偏电压。该ZL01143693.X中保护环28和插塞30需要单独一次光罩形成,整个制造过程需要至少四次光罩,并需要较长时间的推阱工艺,工艺制造成本较高。随着半导体整流器件技术的日益成熟,市场竞争日趋激烈,如何在保证器件性能的前提下降低制造成本已经成为半导体技术人员普遍关注的问题。在半导体制程中,光罩的次数决定了制造成本,降低制造成本的关键点在于如何在保证器件性能的前提下,尽量缩减光罩的次数。另外现有专利ZL01143693.X的第二导电类型注入区仅采用注入的方式,并没有加入高温处理的过程,这样的注入要想达到较好的效果,需要较高的注入能量,而高能量的注入对半导体表面的损伤严重,做成器件的可靠性降低。

实用新型内容

本实用新型所要解决的技术问题是:提供一种MOS超势垒整流器件,该整流器件设置了沟槽,第二导电类型注入区包裹沟槽,这种结构可替代保护环结构,因而制造该整流器时可以节省一次光罩,并且保证了第二导电类型注入区的深度,很好的起到了耐压的作用。

为解决上述技术问题,本实用新型的技术方案是:一种MOS超势垒整流器件,在整流器件的截面上包括一半导体基板,该半导体基板的下部为重掺杂的第一导电类型衬底,半导体基板的上部为轻掺杂的第一导电类型漂移区,所述半导体基板的上表面定义为第一表面,半导体基板的下表面定义为第二表面,所述半导体基板的第一表面边缘覆盖有第一绝缘氧化层;第一绝缘氧化层围成有源区;该有源区内设有若干个沟槽,该沟槽由第一表面延伸进入第一导电类型漂移区;所述第一导电类型漂移区在沟槽的侧沟沿处设有第一导电类型注入区,所述第一导电类型漂移区上部设有与沟槽数量对应且相互独立的第二导电类型注入区,每个第二导电类型注入区包裹一个沟槽以及对应的第一导电类型注入区;在有源区内处于沟槽之间的所述第一表面上覆盖有第二绝缘氧化层,第二绝缘氧化层上覆盖有第一电极,所述第一电极上面覆盖有第三绝缘氧化层;所述半导体基板第一表面上及沟槽内设置有第一金属,第一金属与第一电极、第一导电类型注入区、第二导电类型注入区欧姆接触;所述半导体第二表面上设置有与第二表面欧姆接触的第二金属。

作为一种优选的方案,所述第一导电类型注入区由第一导电类型杂质注入横向扩散形成。

作为一种优选的方案,所述第二导电类型注入区的注入剂量小于第一导电类型注入区注入剂量至少一个数量级。

作为一种优选的方案,所述MOS超势垒整流器的MOS单元由所述第一导电类型注入区作为源极/漏极,第二导电类型注入区靠近第一表面区域形成沟道区、第一导电类型漂移区作为漏极/源极、第二绝缘氧化层作为栅氧化层、第一电极作为栅极。

作为一种优选的方案,所述第一绝缘氧化层由热生长或淀积形成、第二绝缘氧化层由热生长形成;第三绝缘氧化层由淀积形成。

一种制造权利要求1中MOS超势垒整流器件的方法,其包括

a.提供具有两个相对表面的第一导电类型半导体基板,该第一导电类型半导体基板包括重掺杂的第一导电类型衬底和轻掺杂的第一导电类型漂移区,所述两个相对表面包括位于半导体基板上部的第一表面和半导体基板下部的第二表面;

b.在所述半导体基板的第一表面上形成第一绝缘氧化层;

c.选择性刻蚀第一绝缘氧化层,保留半导体基板边缘的第一绝缘氧化层,而被刻蚀的区域形成有源区;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于张家港凯思半导体有限公司,未经张家港凯思半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201320371930.9/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top