[实用新型]寻址与存储一体化两读出一写入存储控制器

说明书

技术领域

本实用新型涉及一种寻址与存储一体化两读出一写入存储控制器，尤其涉及一种基于FPGA并行操作电路硬连接的寻址与存储一体化两读出一写入存储控制器的操作控制电路及其时序控制。

背景技术

存储器是每一种微处理器必须具备的部件，无论是嵌入在微处理器芯片中的存储器，还是微处理器通过系统总线连接的外扩的存储器，包括微处理器内部的寄存器组等，都具有读、写操作功能，但功能单一，即按照微处理器内部地址总线，或外部的系统地址总线的地址值，直接对该地址的寄存器或存储单元进行读写操作。这些存储器和寄存器的寻址过程是由微处理器完成，对于间接寻址、基址加变址寻址等其它较为复杂的寻址方式，还涉及到地址的计算、地址数据的传输等过程；且存储器中的存储单元相互之间的数据传输，需要通过微处理器内部的某一个寄存器中转来实现存储单元相互之间的数据传输，即需要两条传输指令才能够完成存储器中的某一个存储单元的数据传输到另一个存储单元；存储器和寄存器的寻址过程，存储器中的存储单元相互之间的数据传输的过程将花费微处理器的时钟脉冲周期，增加了微处理器执行程序指令流的负担，不利于提高执行指令序列的速度。另一方面，对于有两个源操作数和一个目的操作数的微处理器运算类指令，两个源操作数中的一个可以是指令本身设置的立即数，也可以来自于某个寄存器或存储器的某一存储单元，另一个来自于寄存器或存储器的某一存储单元，目的操作数可以是某个寄存器或存储器的某一存储单元；对于目的操作数和源操作数不是同一个寄存器的情况，需要分时执行两条传输指令传送两个源操作数；对于目的操作数和一个源操作数是同一个寄存器时有两种情况，一种是一个源操作数来自于执行上一条指令的运算结果，这个源操作数本身就直接在该运算指令的一个源操作数的寄存器中，只需要执行一条传输指令；第二种情况是两个操作数都不是来自于执行上一条指令的运算结果，也需要分时执行两条传输指令传送两个源操作数；分时执行传输两个源操作数指令和每条传输指令的寻址过程是影响微处理器执行运算类指令速度的因素之一。

发明内容

本实用新型的目的在于提供一种寻址与存储一体化两读出一写入存储控制器，这种一体化存储控制器被系统选中，从系统总线读入命令、地址或需要写入的立即数，在内部脉冲分配器的时序脉冲的控制下，自主完成命令所规定的地址计算、寻址和读写的操作功能，不需要微处理器对寻址过程和写入操作再进行任何处理，就能够实现存储单元相互之间的数据传输，可以并行执行两个读出操作，执行运算类指令时，可以同时寻址和读出两个源操作数；充分应用了FPGA的并行处理处理功能，实现两读出一写入命令的操作与微处理器指令序列执行过程的并行处理。

解决上述技术问题的技术方案是：  一种寻址与存储一体化的两读出一写入存储控制器，其特征在于：该一体化的两读出一写入存储控制器包括两读出一写入存储单元、命令寄存及地址暂存控制模块、组合逻辑电路模块、脉冲分配器_1、数据传输控制模块、地址通道控制模块_1、命令寄存控制模块、脉冲分配器_2、数据传输与读仲裁控制模块和地址通道控制模块_2；

所述两读出一写入存储单元与命令寄存及地址暂存控制模块、数据传输控制模块、地址通道控制模块_1、命令寄存控制模块、数据传输与读仲裁控制模块和地址通道控制模块_2连接；

所述命令寄存及地址暂存控制模块还与组合逻辑电路模块、脉冲分配器_1、数据传输控制模块和地址通道控制模块_1连接；

所述组合逻辑电路模块还与脉冲分配器_1、数据传输控制模块和地址通道控制模块_1连接；

所述脉冲分配器_1还与数据传输控制模块和地址通道控制模块_1连接；

所述数据传输控制模块还与地址通道控制模块_1和数据传输与读仲裁控制模块连接；

所述地址通道控制模块_1还与数据传输与读仲裁控制模块连接；

所述命令寄存控制模块还与脉冲分配器_2和地址通道控制模块_2连接；

所述脉冲分配器_2还与数据传输与读仲裁控制模块和地址通道控制模块_2连接；

所述数据传输与读仲裁控制模块还与地址通道控制模块_2连接；

所述两读出一写入存储单元有一个数据读写端口，一个独立的数据读出端口；数据读写端口的功能与普通存储器相同，独立的数据读出端口的功能与普通存储器的数据读出功能相同；所述两读出一写入存储单元中设置有作为间接寻址和基址加变址寻址用的存储单元R₀—R₁₅；