[实用新型]高低结多子电导调制功率MOSFET器件有效
申请号: | 201320420473.8 | 申请日: | 2013-07-07 |
公开(公告)号: | CN203481241U | 公开(公告)日: | 2014-03-12 |
发明(设计)人: | 王立模 | 申请(专利权)人: | 王立模 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 214062 江苏省无*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高低 结多子 电导 调制 功率 mosfet 器件 | ||
1.一类高低结多子电导调制功率MOSFET器件,由MOSFET元胞(101),N/N-高低结(102),N-漂移区(103),以及器件衬底(104)四部分组成;其结构特征是它在由MOSFET元胞(101),N-漂移区(103),以及器件衬底(104)三部分组成的常规功率MOSFET器件的P-基区(2)与N-漂移区(3)之间插入一个掺杂浓度比N-漂移区掺杂浓度高得多但低于沟道区(7)中峰值浓度的N层(6),它与N-漂移层构成具有多子注入功能的N/N-高低结J4;当器件处于开态工作时,漏极电压恰好使N/N-高低结J4处于正偏,它驱使静态时形成的的高浓度电子积累层(19)中的可动电子和N层(6)中的高浓度可动电子同时向N-漂移区(3)注入,增大N-漂移区(3)的电导率,实现对N-漂移区的多子电导调制,降低N-漂移区的导通电阻,从而降低中、高压功率MOSFET的总导通电阻。
2.根据权利要求1所述的高低结多子电导调制功率MOSFET器件,其特征是所说的组成该器件之MOSFET元胞(101)部分的元胞,是沟槽栅结构的UMOS元胞,或是平面栅结构的DMOS元胞。
3.根据权利要求2所述的高低结多子电导调制功率MOSFET器件,其特征是组成该器件之MOSFET元胞(101)部分的UMOS元胞或DMOS元胞的总体,是全部由有效元胞构成,或是由一部分有效元胞(MR)和一部分用绝缘层覆盖而不与源电极相连的假元胞(DR)的组合构成。
4.根据权利要求2所述的高低结多子电导调制功率MOSFET器件,其特征是组成该器件之UMOS元胞的总体,是全部由能够感应出沟道的有效沟槽栅构成的元胞组成,或是由一部分有效沟槽栅和一部分栅电极与源电极短路的不能感应出沟道的假栅(15)组合的元胞组成。
5.根据权利要求2所述的高低结多子电导调制功率MOSFET器件,其特征是所说的组成该器件之MOSFET元胞(101)部分的沟槽栅UMOS元胞中的N+源区(1)与P+基区(5)的短路接触结构,是采用在沟槽栅结构之台面中心制作基极接触的短路接触结构,或是采用N+源区(1)与P+基区(5)正交的基极接触的短路接触结构。
6.根据权利要求1所述的高低结多子电导调制功率MOSFET器件,其特征是所说的组成该器件之N/N-高低结(102)部分的结面与沟槽之槽底的相对位置关系,是沟槽之槽底不超过高低结结面而位于N层(6)之中的结构,或是沟槽之槽底超过高低结结面而位于N层(6)以下的结构。
7.根据权利要求1所述的高低结多子电导调制功率MOSFET器件,其特征是所说的组成该器件之N-漂移区(103)部分的N-漂移区层(3)及其器件的制作,是在N+衬底(4)上用外延方法形成N-漂移区层(3),然后完成该器件其他部分的制作,或是直接采用N-单晶硅作为高阻漂移区层(3),在它上面完成N/N-高低结和MOSFET元胞的制作,之后,完成背面的减薄、N+掺杂及金属化的制作。
8.根据权利要求1所述的高低结多子电导调制功率MOSFET器件,其特征是所说的组成该器件之器件衬底(104)部分,是单一的N+衬底(4),或是N+(4)之面积大于P+(16)之面积的N+与P+交替的混合衬底。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于王立模,未经王立模许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320420473.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:背带式施肥篮
- 下一篇:一种基于GPS与惯性导航系统结合的面积测量装置
- 同类专利
- 专利分类