[实用新型]一种基于FPGA的Σ-Δ型模数转换器

说明书

技术领域

本实用新型涉及一种基于FPGA的Σ-Δ型模数转换器，是一种利用FPGA芯片和Σ-Δ调制技术实现高精度A/D转换的解决方案。

背景技术

随着超大规模集成电路(VLSI)和片上系统(SOC)的快速发展，Σ-Δ ADC已成为高精度模数转换器设计的一种切实可行的解决方案。与其他转换器相比，它具有低功耗、低成本、高精度、占有芯片面积较少等优势。

近年来，国内外在结合FPGA与Σ-Δ调制技术设计A/D转换电路，提高其性能方面做了不少的研究和努力。研究出可以采用FPGA内部的LVDS来实现模数转换器的设计，从而使得该模数转换器的外围非常简单。

尽管基于FPGA的Σ-Δ模数转换器非常简单，但是，大多数设计都是通过编写硬件描述语言(VHDL或者是Verilog HDL)完成底层电路的设计来实现的。对于想要设计简单的Σ-Δ模数转换芯片、但又不熟悉硬件描述语言的设计者来说，会显得有些困难。

实用新型内容

本实用新型的目的在于提供一种基于FPGA的Σ-Δ型模数转换器，该模数转换器设计简单，实现方便灵活，集成度高，大部分的芯片面积都集成在FPGA芯片内部，能够正确地预测电路性能，为集成电路设计者提供可靠的电路设计指导，减少电路级上的错误，缩短开发周期。

本实用新型的技术方案是这样实现的：

一种基于FPGA的Σ-Δ型模数转换器，其特点在于包括可编程门阵列控制模块与重构滤波器，其中可编程门阵列控制模块由低压差分电压信号接口、数字核、ADC输出接口及时钟输入接口构成，所述重构滤波器由二阶RC电路组成，该二阶RC电路的一端与低压差分电压信号接口的负极相电连接，该二阶RC电路的另一端与数字内核的数字输出接口相电连接；所述低压差分电压信号接口的正极串接有一电容作模拟信号输入端,所述数字核为数字抽取滤波器。

本实用新型的有益效果：

（1）设计简单，外围只需简单的RC电路，就能实现A/D转换功能。

（2）采用自顶向下的方法，通过建立模型来进行电路设计；设计思想简捷，实现方便灵活。

（3）集成度高，大部分的芯片面积都集成在FPGA芯片内部。

（4）产生代码时，通过设置不同的FPGA器件，可以将设计应用到不同的开发板，可移植性好。

（5）能够正确地预测电路性能，为集成电路设计者提供可靠的电路设计指导，减少电路级上的错误，缩短开发周期。

（6）具有高精度、低功耗、低成本的特点，适合于数字音频信号处理、测量、医疗电子和无线通讯等高精度、高速、低压、低功耗的领域。

附图说明

 图1为本实用新型的基于FPGA的Σ-Δ型模数转换器电路实现方框原理图。

图2为本实用新型的基于FPGA的Σ-Δ型模数转换器设计框图。其中，大虚线框表示在FPGA内部实现的部分，主要包括LVDS、D触发器和CIC数字抽取滤波器；小虚线框则表示积分器部分，是一个二阶RC电路，与传统的Σ-Δ调制器相比，其不同在于将积分环节放到反馈回路中。

图3为本本实用新型的基于FPGA的二阶Σ-Δ型ADC系统模型图。根据电路实现设计框图，利用Matlab/Simulink建立的基于FPGA的二阶Σ-Δ型ADC系统模型图。主要包括D触发器、积分环节、CIC数字抽取滤波器和PSD模块等。

具体实施方式

如图1所示，本实用新型所述的一种基于FPGA的Σ-Δ型模数转换器，其包括可编程门阵列(Field Programmable Gate Array, FPGA)控制模块1与重构滤波器2，其中可编程门阵列控制模块1由低压差分电压信号接口(Low Voltage Differential Signaling, LVDS)11、数字核12、ADC输出接口13及时钟输入接口14构成，所述重构滤波器2由二阶RC电路组成，该二阶RC电路的一端与低压差分电压信号接口11的负极相电连接，该二阶RC电路的另一端与数字内核12的数字输出接口16相电连接；所述低压差分电压信号接口11的正极串接有一电容C作模拟信号输入端15,所述数字核12为数字抽取滤波器。