[实用新型]一种容量为256M×8bit的立体封装SDRAM存储器

说明书

【技术领域】

本实用新型涉及存储设备，尤其涉及一种容量为256M×8bit的立体封装SDRAM存储器。

【背景技术】

目前，很多印刷电路板（PCB）上都需要装有SDRAM芯片（SDRAM：动态随机数据存储器），由于每一SDRAM存储芯片的容量有限，如果在某一应用是要使用很大的SDRAM存储空间，那么就要扩充印刷电路板的面积，然后在上面贴置多个SDRAM芯片。

由于在一些特定场所，对某些使用印刷电路板的设备所占用的平面空间有一定的限制，可能就需要降低印刷电路板的平面面积；这样的话，相对较难地扩充SDRAM印刷电路板（PCB）上的存储空间。

【实用新型内容】

本实用新型要解决的技术问题是提供一种容量为256M×8bit的立体封装SDRAM存储器，其能相对降低占用印刷电路板的平面空间。

为解决上述技术问题,本实用新型提供如下技术方案：

一种容量为256M×8bit的立体封装SDRAM存储器，其特征在于，包括四个容量为128M×4bit的SDRAM芯片：第一SDRAM芯片、第二SDRAM芯片、第三SDRAM芯片和第四SDRAM芯片；还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个SDRAM芯片分别一一对应地设置四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。

四个SDRAM芯片的WE写信号线、CLK时钟、CKE时钟使能信号、BA块选择信号、RAS行地址锁存信号、CAS列地址锁存信号、DQM控制输入输出缓冲器、地址线分别对应复合；第一SDRAM芯片的数据线与第三SDRAM芯片的数据线复合构成数据总线的低四位，第二SDRAM芯片的数据线与第四SDRAM芯片的数据线复合构成数据总线的高四位，第一SDRAM芯片的片选信号和第二SDRAM芯片的片选信号复合，第三SDRAM芯片的片选信号和第四SDRAM芯片的片选信号复合。

由四个容量为128M×4bit的SDRAM芯片之间连接成容量为256M×8bit的SDRAM存储器的技术属于本技术领域人员通常掌握的技术，本实用新型的创造点是利用四个置放芯片层来置放SDRAM芯片，然后通过堆叠、灌封、切割后在外表面设置镀金连接线以将置芯片的四个芯片层和一个引线框架层的引脚接线连接成一个立体封装SDRAM存储器，通过立体封装方式避免在一个芯片层上进行并置所有SDRAM芯片，减少了占用印刷电路板的平面空间，从而减少了印刷电路板的平面空间，尤其适合应用于航空、航天领域。

【附图说明】

图1为本实用新型的截面图；

图2为本实用新型的四个SDRAM芯片连接示意图。

【具体实施方式】

如图1和图2所示，本实施例提供的一种容量为256M×8bit的立体封装SDRAM存储器，包括从下至上进行堆叠的一个引线框架层和四个芯片层：一设有用于对外连接的引脚11的引脚芯片层1，一贴装有第一SDRAM芯片21的芯片层2，一贴装有第二SDRAM芯片31的芯片层3，一贴装有第三SDRAM芯片41芯片层4，一贴装有第四SDRAM芯片51的芯片层5；四个SDRAM芯片21、31、41、51均采用存储容量为128M×4bit、TSOP-54(54个引脚)的封装SDRAM芯片；堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将芯片层上露出的电气连接引脚进行相应连接以形成一个容量为256M×8bit、引脚封装为SOP-54（54个引脚）封装的立体封装SDRAM存储器，引线框架层1的引脚11作为立体封装SDRAM存储器的对外接入信号与对外输出信号的物理连接物。

其中，四个SDRAM芯片的WE写信号线、CLK时钟、CKE时钟使能信号、BA块选择信号、RAS行地址锁存信号、CAS列地址锁存信号、DQM控制输入输出缓冲器、地址线分别对应复合。