[实用新型]一种带隙基准电路及芯片

说明书

技术领域

本实用新型属于集成电路技术领域，尤其涉及一种带隙基准电路及芯片。

背景技术

在芯片中，基准电压是由带隙基准电路提供的，常见的带隙基准电路如图1所示，其中，PNP型三极管Q2的发射极的面积是PNP型三极管Q1的N倍，PMOS管P1、PMOS管P2及PMOS管P3的个数比为1:1:M，电阻R2上产生由正温度系数和负温度系数通过加权相加后所得到的带隙基准电压V_BG，在不考虑运算放大器AMP失调、PMOS管P1、PMOS管P2与PMOS管P3完全匹配（即电流镜匹配）以及PNP型三极管Q1与PNP型三极管Q2及PNP型三极管Q3完全匹配的情况下，带隙基准电压V_BG如下式所示：

VBG=VBE3+M·R2R1VT·lnN]]>

其中，V_BE3为PNP型三极管Q3的基极-发射极电压，V_T为热电压，V_T=KT/q，K为玻尔兹曼常数。

然而，在实际情况中，由于需要考虑器件失配和工艺扩散的问题，则会对基准电压的精度和温度特性受到影响，从而导致无法获得高精度基准电压的问题。针对此问题，现有技术通过采用斩波调制技术消除了运放失调对基准电压的影响，其具体是利用斩波调制技术把除了运放失调电压之外的电压信号调制至高频，并在解调时搬回基频，同时将运放失调电压调制到高频，然后通过低通滤波器滤除高频部分以得到所需要的带隙基准电压，这种方式虽然能够解决运放失调对基准电压的影响，但其并不能解决电流镜失配、三极管失配以及工艺扩散等问题，因此，现有技术存在因无法克服电流镜失配、三极管失配以及工艺扩散而导致带隙基准电压的精度低的问题。

实用新型内容

本实用新型的目的在于提供一种带隙基准电路，旨在解决现有技术所存在的因无法克服电流镜失配、三极管失配以及工艺扩散而导致带隙基准电压的精度低的问题。

本实用新型是这样实现的，一种带隙基准电路，包括对带隙基准电压中所夹杂的纹波进行滤除的低通滤波器，所述带隙基准电路还包括：

电流镜、动态匹配逻辑控制模块、误差放大器、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PNP型三极管Q1以及第二PNP型三极管Q2；

所述电流镜的输入端接入电源电压，所述电流镜的多个输出端分别与所述动态匹配逻辑控制模块的多个输入端一一对应连接，所述电流镜的多个输出端的数量与所述动态匹配逻辑控制模块的多个输入端的数量相同，所述动态匹配逻辑控制模块的多个控制端接入时钟控制信号，所述电流镜的控制端连接所述误差放大器的输出端，所述第一PNP型三极管Q1的发射极与所述动态匹配逻辑控制模块的第一输出端共接于所述误差放大器的反相输入端，所述第一电阻R1的第一端连接所述第一PNP型三极管Q1的基极，所述第一电阻R1的第二端与所述第一PNP型三极管Q1的集电极、所述第二电阻R2的第一端以及所述第二PNP型三极管Q2的集电极共接于地，所述第二电阻R2的第一端连接所述第三电阻R3的第一端，所述第三电阻R3的第二端与所述第二PNP型三极管Q2的基极共接于所述动态匹配逻辑控制模块的第二输出端，所述第二PNP型三极管Q2的发射极与所述误差放大器的同相输入端共接于所述第四电阻R4的第一端，所述第四电阻R4的第二端与所述动态匹配逻辑控制模块的第三输出端共接于所述低通滤波器的输入端；所述第一PNP型三极管Q1的发射极的面积等于所述第二PNP型三极管Q2的发射极的面积。

本实用新型的另一目的还在于提供一种包括上述带隙基准电路的芯片。