[实用新型]一种栅极驱动电路及显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括串联的多个移位寄存器单元，其特征在于，相邻的第j级移位寄存器单元和第j+1级移位寄存器单元之间串接位移延迟模块；

其中所述位移延迟模块连接所述第j级移位寄存器单元的输出端和所述第j+1级移位寄存器单元的输入端，所述位移延迟模块还连接重复输出模块；

所述重复输出模块连接所述第j-n+1级移位寄存器单元的输出端；

所述位移延迟模块用于在所述第j级移位寄存器单元输出栅极扫描信号后，在预设的触摸时间结束后控制所述重复输出模块向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号，以便所述j-n+1级移位寄存器单元至所述第j级移位寄存器单元重新输出扫描信号至栅线，其中，n为大于或等于1的正整数。

2.根据权利要求1所述的栅极驱动电路，其特征在于，

当n大于或等于1时，所述重复输出模块还连接参考电平端，用于在所述第j级移位寄存器单元重复输出扫描信号时，通过所述参考电平端的电压控制所述重复输出模块停止向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述重复输出模块包括输出单元和下拉单元；

所述位移延迟模块包括i个串联的虚拟移位寄存器单元，其中第1级虚拟移位寄存器单元的输入端连接所述第j级移位寄存器单元的输出端，所述第1级虚拟移位寄存器单元的输出端连接所述输出单元，第i级虚拟移位寄存器单元的输出端连接所述下拉单元和所述第j+1级移位寄存器单元的输入端，其中i=n，i为大于1的正整数；

其中所述输出单元用于向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号；

所述下拉单元还连接参考电平端和所述第1级虚拟移位寄存器单元的输出控制端，用于通过所述参考电平端的电压控制所述第1级虚拟移位寄存器单元停止通过所述输出单元向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号。

4.根据权利要求2所述的栅极驱动电路，其特征在于，所述重复输出模块包括输出单元和下拉单元；

所述位移延迟模块包括i个串联的虚拟移位寄存器单元，其中第1级虚拟移位寄存器单元的输入端连接所述第j级移位寄存器单元的输出端，第i级虚拟移位寄存器单元的输出端连接所述下拉单元、所述输出单元和所述第j+1级移位寄存器单元的输入端，其中i=2；

其中所述输出单元用于向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号，其中n=1；

所述下拉单元还连接参考电平端和所述第1级虚拟移位寄存器单元的输出控制端，用于通过所述参考电平端的电压控制所述第1级虚拟移位寄存器单元向下一级虚拟移位寄存器单元输出信号，以便控制所述第i级虚拟移位寄存器单元的输出端停止通过所述输出单元向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号。

5.根据权利要求3或4所述的栅极驱动电路，其特征在于，所述输出单元包括第一开关晶体管，其中，所述第一开关晶体管的栅极和源极连接所述位移延迟模块，所述第一开关晶体管的漏极连接所述第j级移位寄存器单元的输出端；

所述下拉单元包括第二开关晶体管，所述第二开关晶体管的栅极连接所述第n级虚拟移位寄存器单元的输出端，所述第二开关晶体管的源极连接所述参考电平端，所述第二开关晶体管的漏极连接所述第1级虚拟移位寄存器单元中栅线的驱动信号输出晶体管的栅极。

6.根据权利要求1所述的栅极驱动电路，其特征在于，

当n等于1时，所述重复输出模块还连接参考电平端及所述第j+1级移位寄存器单元的输出端，用于在所述第j+1级移位寄存器单元输出扫描信号时，通过所述参考电平端的电压控制所述重复输出模块停止向所述j级移位寄存器单元的输出端输出重复扫描信号。