[实用新型]集成电路裸片

说明书

技术领域

本公开涉及集成电路设计的领域。本公开更具体地涉及在集成电路裸片内的金属互连。

背景技术

随着集成电路技术持续缩小尺寸至更小的技术节点，线互连的后端工艺变得非常有挑战性且难以实现。使用诸如双图案化之类的复杂图案化方案来提供越来越小的互连特征部。由于集成电路内的过孔和金属线变得越来越小且越来越靠近，在集成电路内可能出现许多问题。这些问题可以包括在制造期间光刻掩膜的对准困难以及集成电路的寿命期间的与时间有关的电击穿和电迁移。

实用新型内容

鉴于前述背景技术，因此本实用新型的目的在于提供一种至少部分地克服上述技术问题的技术方案。

根据本实用新型的一个方面，提供一种集成电路裸片，包括：半导体衬底；所述半导体衬底中的多个晶体管；位于所述半导体衬底之上的第一金属迹线和第二金属迹线；在所述第一金属迹线和所述第二金属迹线之上的第一金属间电介质层；在所述第一金属间电介质层中的第一孔隙；在所述第一孔隙中的导电材料；以及在所述导电材料中的第二孔隙，所述第二孔隙通过所述导电材料限定彼此隔离的第一导电插塞和第二导电插塞，所述第一导电插塞与所述第一金属迹线电接触，所述第二导电插塞与所述第二金属迹线电接触。

优选地，所述集成电路裸片包括在所述第二孔隙中的在所述第一导电插塞和所述第二导电插塞的侧壁上的密封电介质层，所述密封电介质层是与所述第一金属间电介质层不同的材料。

优选地，所述密封电介质层在所述第一导电插塞和所述第二导电插塞之间的所述第二孔隙中限定了中空空间。

优选地，所述集成电路裸片包括在所述第一金属间电介质层和所述密封电介质层之上的第二金属间电介质层。

优选地，所述密封电介质层包括氮化硅。

优选地，所述导电材料是铜。

优选地，所述集成电路裸片包括：第二金属间电介质层，所述第二金属间电介质层位于所述第一金属迹线和所述第二金属迹线之上并且位于所述第一金属间电介质层之下；在所述第一金属迹线和所述第二金属迹线之上的所述第二金属间电介质层上形成第三金属迹线和第四金属迹线；以及通过刻蚀所述第一金属间电介质层和所述第二金属间电介质层来形成所述第一孔隙。

通过使用根据本实用新型的实施例可以至少获得部分的对应有益效果。

附图说明

图1是根据一个实施例的集成电路裸片的截面图。

图2是根据一个实施例的在第一金属间电介质层中形成了第一沟槽的集成电路裸片的截面图。

图3是根据一个实施例的在第一沟槽中打开了更多沟槽的集成电路裸片的截面图。

图4是根据一个实施例的具有沉积在沟槽中的阻挡层的集成电路裸片的截面图。

图5是根据一个实施例的具有填充沟槽的导电材料的集成电路裸片的截面图。

图6是根据一个实施例的导电材料被平坦化的集成电路裸片的截面图。

图7A是根据一个实施例的具有在限定金属插塞的导电材料中刻蚀的第三沟槽的集成电路裸片的截面图。

图7B是根据替选实施例的具有在限定金属插塞的导电材料中刻蚀的第三沟槽的集成电路裸片的截面图。

图8是根据一个实施例的保护电介质层形成在金属插塞上和在第三沟槽的侧壁上之后的集成电路裸片的截面图。

图9是根据一个实施例的保护电介质层形成在金属插塞上和填充第三沟槽之后的集成电路裸片的截面图。

图10A是根据一个实施例的具有包括双足分支结构的金属互连的集成电路裸片的截面图。

图10B是根据替选实施例的具有包括双足分支结构的金属互连的集成电路裸片的截面图。

具体实施方式

图1是包括半导体衬底32和电介质层36的集成电路裸片30的截面图。晶体管34形成在衬底32中。第一掩膜迹线38a和38b形成在衬底32上。每个金属迹线38a、38b由薄阻挡层40加衬。第一金属迹线38a和38b以及电介质层36被覆盖在电介质覆盖层42中。虽然在图1中示出了六个第一金属迹线，但是在本文中仅仅标出了两个第一金属迹线38a和38b。