[实用新型]一种范围可调、步长可调的延迟调整电路

说明书

技术领域

本实用新型涉及一种延迟调整电路，特别是涉及一种范围可调、步长可调的延迟调整电路。

背景技术

集成电路设计工艺的高速发展，特别是集成电路的设计进入亚微米、深亚微米层次后，集成电路的工作频率、电路面积、布线层次与集成度的不断提高，使电路互连成为影响电路设计的一个重要因素。

在电路设计中要实现一定的延迟，则需要有相应的延迟电路，传统的延迟调整电路，一般利用反相器级联而成，主要是通过PMOS晶体管的充电能力和NMOS晶体管的放电能力来调整最小延迟的时间，通过反相器级联的数量来确定总的延迟大小。由于反相器本身充放电能力的限制，最小分辨率一般大于30p，并且随着温度和电源电压的变化，其翻转阈值会发生变化，延迟时间也随之而变。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种最小步长可达8p、线性度特性好的范围可调、步长可调的延迟调整电路，它能调整边沿的时间，进而控制信号的延迟范围，可通过调整直流电平的变化步长来调整延迟的步长，输出的延迟随电源电压和温度的变化小。

本实用新型的目的是通过以下技术方案来实现的：一种范围可调、步长可调的延迟调整电路，它包括输入缓冲器、延迟核、比较器、输出缓冲器、或非门和RS触发器，输入缓冲器的输入为两路差分信号，输入缓冲器用于调整输入信号的摆幅，并输出适合延迟核的工作范围的信号；延迟核的一个输入端与输入缓冲器相连，另一个输入端连接第一偏置电流，延迟核根据第一偏置电流产生直流电平，根据直流电平和边沿交点的位置确定延迟的大小；比较器的一个输入端与延迟核输出的直流电平相连，另一个输入端连接经过延迟核处理过的输入信号，比较器负责对延迟核输出的信号的边沿与直流电平进行比较，根据边沿和直流电平的交点确定输出的翻转位置；输出缓冲器的输入与比较器的输出相连，用于对输入的原信号进行延迟，并输出延迟后的信号；或非门的一个输入端与输出缓冲器相连，另一个输入端与比较器相连，负责对延迟后的信号与原信号进行交叠处理；RS触发器的信号输入端与或非门的信号输出端相连，用于将输入的脉冲信号还原为方波信号。 

具体的，输入缓冲器的输出信号为两路，输出缓冲器输出的一路信号依次通过延迟核A、比较器A、输出缓冲器A和或非门A与RS触发器相连，输出缓冲器输出的另一路信号依次通过延迟核B、比较器B、输出缓冲器B和或非门B与RS触发器相连。

具体的，延迟核包括直流电平产生电路和边沿调整电路。

进一步的，所述的边沿调整电路包括下降沿调整电路，该下降沿调整电路包括三极管T1、电容C和恒流源，三极管T1的基极与输入缓冲器输出的信号相连，集电极与外部电压相连，发射极通过恒流源接地，外部电压还通过电容C连接恒流源，从三极管T1的发射极输出调整后的下降沿。 

本实用新型的有益效果是：

（1）信号的延迟范围可调：可以通过调节下降沿调整电路中的电容C和电流，来调整下降沿的时间，进而控制信号的延迟范围；

（2）在延迟范围确定的情况下，可以通过调整直流电平的变化，来确定最终延迟的步长，实现步长可调，最小步长可达8p；

（3）在直流电平的变化步长一定的情况下，还可通过调整下降沿的时间来调整输出延迟的步长；

（4）输出的延迟随电源电压和温度的变化小；

（5）线性度可以达到一个1LSB以内。 

附图说明

图1为本实用新型的结构框图；

图2为本实用新型的实现方式示意图；

图3为延迟核的电路图；

图4为图3中下降沿调整电路的等效示意图，其中，图a为下降沿调整电路的等效电路图，图b为下降沿调整电路的实现方式示意图；

图5为比较器的电路图；

图6为比较器的等效示意图；其中，图c为比较器的实现方式示意图，图d为比较器的等效电路图；

图7为与或门输入输出关系及真值表；

图8为RS触发器输入输出关系时序图。

具体实施方式

下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。