[实用新型]半导体器件

说明书

技术领域

本实用新型涉及半导体器件领域，更具体地说，涉及具有厚半导体基础层和源极接触插塞的超结器件。

背景技术

近年来，超结器件被越来越广泛地应用。在常规的n沟道超结器件中，交替排列的p区和n区组合形成复合缓冲层，用来代替MOSFET器件中的n型外延层。复合缓冲层中的每个p区被相邻的n区包围，并且每个n区被相邻的p区包围。现代超结器件的特征是越来越小的器件间距尺寸和器件面积。这种趋势受到允许较低开关损耗的输出电容储存能量（Eoss）的减低或者减少的栅极电荷而导致对栅极驱动器的功率和尺寸的要求降低、甚至受到单位芯片面积的导通电阻（Rdson）的降低的驱动而逐渐发展。随着器件（或芯片）尺寸的减小，单位面积的导通电阻也会逐渐降低。较低的单位面积导通电阻是降低芯片成本的主要杠杆，它允许在给定封装尺寸的情况下提供较低的导通电阻值。

然而，对于任何芯片缩小的主要要求是器件应当在极端操作模式下保持其鲁棒性，例如器件在短路条件下的鲁棒性。

另一方面，芯片尺寸缩小常常会导致源极接触的接触孔较窄。在这种情况下，利用金属对这种较窄的接触孔进行无空隙填充几乎是不可能的。

实用新型内容

当器件尺寸缩小时，在标准操作以及尤其是在极端操作（例如短路条件）下产生较高的电流密度。由于电流密度是器件在短路条件下的鲁棒性的限制因素，因此如果不采取其他措施的话，器件的鲁棒性将随着芯片缩小而降低。

提高超结器件在短路条件下的鲁棒性的一种方式是在超结器件的复合缓冲层下面实施较厚的基础层。

在超结器件的源-漏短路条件下，高电流和高电压被同时施加到该器件。该高电压可以是400V的直流链电压（在这样的应用中使用具有500或600V的阻断能力的晶体管）。通过器件的电流在这种情况下不受限制。在静态阻断中，所有电子和空穴从器件的漂移区移走。仅存的电荷是受主原子和施主原子的电荷。而在该短路条件下，器件的沟道打开，允许大量电子流入漂移区。这些电子在流过漂移区时代表了大规模地影响电场形状的额外电荷。负的电子电荷具有与静态的额外p掺杂相同的效果：电场的峰值偏移到p补偿区的末端。在这种情况下，超结器件的底部，尤其是位于超结器件的复合缓冲层下面的基础层，限定了器件的阻挡能力。

在具有较薄基础层的超结器件中，该基础层在静态阻断条件下完全耗尽，因此该基础层在临界短路条件下不能接收更多的电压。另一方面，在具有较厚基础层的超结器件中，电场能够更深地进入到该基础层中，因此能够产生更大的阻断能力。

此外，为了实现较小的器件间距尺寸，用于源极接触的接触孔的尺寸也需要被减小。在小于大约2μm的宽度的情况下，通过利用目前所用的金属溅射工艺来正确地填充接触孔而不产生任何空隙是不可能的。在接触孔中产生的空隙往往有可能导致接触电阻增大和潜在的可靠性问题。因此，针对进一步减小的器件间距尺寸，需要一种新的接触插塞结构来实现对源极接触孔的无空隙填充。

本实用新型的目的是提供一种具有小间距尺寸的半导体器件，该半导体器件能够在高电流、高电压的极端操作下保持其鲁棒性。

为了实现上述目的，根据本实用新型的一个方面，提供一种半导体器件，该半导体器件包括：

具有第一和第二表面的半导体本体；

在第一表面处位于所述半导体本体中的第一导电类型的源区；

在第二表面处位于所述半导体本体中的第二导电类型的漏区；

位于所述源区和所述漏区之间的第二导电类型的体区；

第一导电类型的第一区和第二导电类型的第二区，所述第一区和第二区均位于所述体区和所述漏区之间的漂移区中，其中所述第一导电类型的第一区和所述第二导电类型的第二区在所述半导体本体中交替排列，并且至少所述第二区接触所述体区；

第一导电类型的半导体基础层，所述半导体基础层的至少一部分位于由所述第一区、所述第二区以及所述漏区包围的所述漂移区中，

其特征在于，

所述第一导电类型的半导体基础层的所述部分的厚度至少大于所述第一导电类型的第一区的宽度，以及

所述半导体器件还包括在所述第一表面处的将所述源区电连接到外部的接触插塞。

在一些实施例中，所述半导体基础层的掺杂浓度沿着从所述源区到所述漏区的方向逐渐升高。

在一些实施例中，所述半导体基础层由多个子层构成。

在一些实施例中，所述第一导电类型的半导体基础层由具有第一掺杂浓度的第一层和具有小于第一掺杂浓度的第二掺杂浓度的第二层构成。