[实用新型]一种具有共同接触插塞的静态随机存取存储器

说明书

技术领域

本实用新型涉及一种具有共同接触插塞的静态随机存取存储器。

背景技术

近年来，半导体元件的需求因电子零件的大量使用特别是电脑的快速普及而大量增加。由于需要数百或是数千电晶体在单一半导体晶片上组成很复杂的集成电路，因此为了增加集成电路内电子元件密度，必须将元件的尺寸缩小，且保持元件原来所拥有的特性，所以实现将元件尺寸缩小是亟需解决的问题。

实用新型内容

本实用新型的主要目的是克服现有技术的缺点，提供一种可有效缩小静态随机存取存储器的尺寸，并且保持元件原有特性的具有共同接触插塞的静态随机存取存储器。

本实用新型采用如下技术方案：

一种具有共同接触插塞的静态随机存取存储器，至少包含：

一浅沟槽隔离区，形成于半导体基底内；

一闸极，由多个闸氧化层及多晶硅层依序形成于所述半导体基底表面上方；

一介电层，形成于闸极周围，且该上层截面积无氧化层覆盖；

二间隙壁，形成于闸极的侧壁，且该一闸极周围的介电层侧壁只有一间隙壁，用以隔离源极、汲极与闸极所构成的构造，以便于源极重掺杂；

一重掺杂源/汲极，通过重掺杂离子植入形成于两闸极之间的半导体基底内；

一轻掺杂汲极，形成于该闸极的间隙壁底部与该半导体基底之间；

一金属硅化物，形成于闸极与源/汲极上方；

及一内金属介电层，形成于存储器上部表面，在所述闸极与源/汲极扩散区之间蚀刻一共同接触插塞，用以隔离金属层。

进一步地，所述半导体基底为硅底材。

进一步地，所述闸氧化层至少包含二氧化硅，采用干式氧化法制得。

进一步地，所述闸极至少包含多晶硅、磷、砷及硅化钨中的一种，采用热扩散法制得。

进一步地，所述一闸极周围侧壁只有一间隙壁，闸极侧壁无间隙壁处，也覆盖有金属硅化物。

进一步地，所述间隙壁至少包含氧化硅。

进一步地，所述金属硅化物至少包含钛金属。

进一步地，所述介电层包含硅元素和/或氧元素，采用低压化学其相沉积法制得。

进一步地，所述浅沟槽隔离区至少包含多晶硅及二氧化硅。

进一步地，所述内金属介电层至少包含二氧化硅。

由上述对本实用新型的描述可知，与现有技术相比，本实用新型的有益效果是：在闸极与源/汲极扩散区之间，蚀刻出共同接触插塞，可有效缩小静态随机存取存储器的尺寸，且可保持元件原有特性，因此可增加集成电路内电子元件密度；并且共同接触插塞的电流通过接触分流至金属硅化物再进入源/汲极扩散区中，可降低闸极的寄生电阻；同时，由于闸极的寄生电阻会随着组件缩小上升，因此，在多晶硅上形成金属硅化物，可降低闸极接触电阻。

附图说明

图1是本实用新型具体实施方式的剖视图。

图中：1.浅沟槽隔离区，2.硅底材，3.闸极，4.闸氧化层，5.介电层，6.间隙壁，7.源/汲极，8.轻掺杂汲极，9.金属硅化物，10.内金属介电层。

具体实施方式

以下通过具体实施方式对本实用新型作进一步的描述。

参照图1，本实用新型的一种具有共同接触插塞的静态随机存取存储器，至少包含：

一浅沟槽隔离区1，形成于硅底材2内；

一闸极3，由多个闸氧化层4及多晶硅层依序形成于所述硅底材2表面上方；

一介电层5，形成于闸极3周围，且该上层截面积无氧化层覆盖；

二间隙壁6，形成于闸极3的侧壁，且该一闸极3周围的介电层5侧壁只有一间隙壁6，用以隔离源极、汲极与闸极3所构成的构造，以便于源极重掺杂；

一重掺杂源/汲极7，通过重掺杂离子植入形成于两闸极3之间的硅底材2内；

一轻掺杂汲极8，形成于该闸极3的间隙壁6底部与该硅底材2之间；

一金属硅化物9，形成于闸极3与源/汲极7上方；

及一内金属介电层10，形成于存储器上部表面，在所述闸极3与源/汲极7扩散区之间蚀刻一共同接触插塞，用以隔离金属层。

参照图1，所述闸氧化层4至少包含二氧化硅，采用干式氧化法制得；所述闸极3至少包含多晶硅、磷、砷及硅化钨中的一种，采用热扩散法制得；所述金属硅化物9为钛化硅；所述一闸极3周围侧壁只有一间隙壁6，闸极3侧壁无间隙壁6处，也覆盖有钛化硅；所述间隙壁6至少包含氧化硅；所述介电层5包含硅元素和/或氧元素，采用低压化学其相沉积法制得；所述浅沟槽隔离区1至少包含多晶硅及二氧化硅；所述内金属介电层10至少包含二氧化硅。

上述仅为本实用新型的一个具体实施方式，但本实用新型的设计构思并不局限于此，凡利用此构思对本实用新型进行非实质性的改动，均应属于侵犯本实用新型保护范围的行为。