[实用新型]一种半导体器件

说明书

技术领域

本实用新型属于半导体领域，涉及一种半导体器件。 

背景技术

金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(Field-Effecttransistor)。在0.18μm或以下的制程中，为了降低RC延迟，需要进行铜金属化(包括铜镶嵌)。 

传统的铜焊垫中，该场效晶体管的硅衬底上形成有栅极、源极、漏极和介电层，介电层中形成有钨插塞，介电层上方形成有若干层内金属介电层，各内金属介电层中形成有铜镶嵌结构，由于铜非常容易氧化，导致焊垫的制作较困难。 

实用新型内容

本实用新型的主要目的是提供一种半导体器件，该半导体器件中的铜不会暴露在空气中被氧化，且能节省后续工艺步骤。 

本实用新型采用如下技术方案： 

一种半导体器件，包括具硅衬底的场效晶体管，硅衬底上形成有栅极、源极、漏极和介电层，介电层中形成有钨插塞，介电层上方形成有若干层内金属介电层，各内金属介电层中形成有铜镶嵌结构，顶层的内金属介电层上方形成有一钝化层，钝化层中形成有开口，开口内形成有阻挡层和铝导电层。 

优选的，钝化层采用磷硅玻璃或者氮化硅。 

优选的，钝化层的厚度为8000～15000埃。 

优选的，阻挡层采用氮化钽、氮化钛或者氮化钜。 

优选的，阻挡层的厚度为150～180埃。 

由上述对本实用新型的描述可知，与现有技术相比，本实用新型通过采用上述技术方案，可以更好地保护铜不被氧化，且使用该TaN/Al镶嵌技术，能将金属蚀刻制程省略，且结构上可以与传统的焊垫的制程相容。 

附图说明

图1是本实用新型具体实施方式的结构示意图。 

图2～图4是本实用新型具体实施方式制程中的不同阶段的结构示意图。 

具体实施方式

以下通过具体实施方式对本实用新型作进一步的描述。 

如图1所示的一种半导体器件，包括具硅衬底1的场效晶体管，硅衬底1上形成有栅极11、源极12、漏极13和介电层2，介电层2中形成有钨插塞21，介电层2上方形成有若干层内金属介电层3，各内金属介电层3中形成有铜镶嵌结构31，顶层的内金属介电层3上方形成有一钝化层4，钝化层4采用磷硅玻璃或者氮化硅，厚度为8000～15000埃，钝化层4中形成有开口5，开口5内形成有阻挡层6和铝导电层7，阻挡层6采用氮化钽、氮化钛或者氮化钜，厚度为150～180埃。 

制程中，首先，如图2所示，该场效晶体管的硅衬底1上形成有栅极11、源极12、漏极13和介电层2，介电层2中形成有钨插塞21，介电层2上方形成有若干层内金属介电层3，各内金属介电层3中形成有铜镶嵌结构31。 

接着，如图3所示，使用旋涂式玻璃或化学气相沉积，在顶层的内金属介电层3上方形成有一钝化层4，钝化层4采用磷硅玻璃或者氮化硅，厚度为8000～15000埃，然后在钝化层4上形成以掩蔽层8。 

再接着，如图4所示，进行刻蚀，使得钝化层4中形成有开口5，剥除掩蔽层8，然后使用化学气相沉积法或物理气相沉积法，在钝化层4上形成有阻挡层6， 阻挡层6采用氮化钽、氮化钛或者氮化钜，厚度为150～180埃；再然后，使用高密度电浆沉积法或溅镀法，在阻挡层6上形成有铝导电层7，厚度为13000～20000埃。 

最后，采用化学机械研磨移除多余的铝导电层7，获得如图1所示的半导体器件，即可进入后续的焊垫制程中。 

上述仅为本实用新型的一个具体实施方式，但本实用新型的设计构思并不局限于此，凡利用此构思对本实用新型进行非实质性的改动，均应属于侵犯本实用新型保护范围的行为。