[实用新型]一种半导体元件

说明书

技术领域

本实用新型属于半导体领域，涉及一种半导体元件。

背景技术

随着科技的发展，半导体的积集度越来越大，相应的，半导体业界不断地发展采用新方法制造出尺寸更小的元件，用来应对次微米技术的需求。以前，要增加积体电路元件的密度，就得设法减少每一元件结构的尺寸，例如，动态随机存取存储器（Dynamic Random Access Memory，DRAM）的记忆胞中，金氧半电晶体（Metal Oxide Semiconductor，MOS）的源极或者漏极上连接有位元线或者通往电容器的导线，但是，在元件尺寸日益缩小的情况下，MOS的源极或者漏极的面积也跟着缩小，当需要在MOS的源极或者漏极上形成接触窗开口，并在接触窗开口中填入导电材料用以形成导线时，就需要提高微影蚀刻对准的精准度。

现在的提高微影蚀刻对准的精准度主要采用自动对准接触窗开口技术，如图1所示，该半导体元件具有一硅衬底1’，硅衬底1’上形成有栅极2’，栅极2’和硅衬底1’之间形成有一层绝缘层3’，栅极2’上形成有保护层4’，保护层4’采用氮化硅，栅极2’、绝缘层3’和保护层4’的表面形成有亲层5’，亲层5’采用氧化硅，亲层5’的周围环绕有氮化硅间隙壁层6’，亲层5’上形成有内层介电层7’，内层介电层7’采用氧化硅，内层介电层7’中形成有接触窗开口8’。

接触窗开口8’通过采用微影蚀刻形成，由于亲层5’和内层介电层7’都采用氧化硅，若发生对准误差时，如图2所示，亲层5’也会一同被蚀刻，形成缺口9’，并且，在接触窗开口8’中填入导电材料之前，还会以RCA溶液（成分为H₂O₂/NH₄OH/H₂0，可用来蚀刻氧化硅）来做蚀刻后的清洁，将会使亲层5’继续被蚀刻，加深缺口9’的深度，继而暴露出栅极2’，当在接触窗开口8’中填入导电材料后，将使栅极2’和导线之间发生短路现象。

实用新型内容

本实用新型的主要目的是提供一种半导体元件，可使得栅极和接触窗口内的导线可以完全绝缘，不会发生短路现象。

本实用新型采用如下技术方案：

一种半导体元件，包括一硅衬底，硅衬底上形成有栅极、源极和漏极，栅极和硅衬底之间形成有一层绝缘层，栅极由位于绝缘层上的多晶硅层和位于多晶硅层上的硅化钛层组成，硅化钛层上形成有保护层，保护层、硅化钛层、多晶硅层和绝缘层的周围环绕有三层结构层，由里到外依次为氮化硅间隙壁层、亲层和氧化硅间隙壁层，源极和漏极上形成有硅化钛层，硅衬底上形成有内层介电层，内层介电层中形成有接触窗开口。

优选的，保护层采用氮化硅。

优选的，氮化硅间隙壁层的厚度为100～200埃。

优选的，亲层采用氧化硅。

优选的，氧化硅间隙壁层的厚度为800～1000埃。

优选的，内层介电层采用二氧化硅。

由上述对本实用新型的描述可知，与现有技术相比，本实用新型通过采用上述技术方案，可使得栅极和接触窗口内的导线可以完全绝缘，不会发生短路现象。

附图说明

图1是背景技术中的半导体元件的结构示意图。

图2是背景技术中的半导体元件的另一结构示意图。

图3是本实用新型具体实施方式的结构示意图。

具体实施方式

以下通过具体实施方式对本实用新型作进一步的描述。

一种半导体元件，包括一硅衬底1，硅衬底1上形成有栅极2、源极3和漏极4，栅极2和硅衬底1之间形成有一层绝缘层5，栅极2由位于绝缘层5上的多晶硅层21和位于多晶硅层21上的硅化钛层22组成，硅化钛层22上形成有保护层6，保护层6采用氮化硅，保护层6、硅化钛层22、多晶硅层21和绝缘层5的周围环绕有三层结构层，由里到外依次为氮化硅间隙壁层7、亲层8和氧化硅间隙壁层9，氮化硅间隙壁层7的厚度为100～200埃，亲层8采用氧化硅，氧化硅间隙壁层9的厚度为800～1000埃，源极3和漏极4上形成有硅化钛层10，硅衬底1上形成有内层介电层11，内层介电层11采用二氧化硅，内层介电层11中形成有接触窗开口111。

上述仅为本实用新型的一个具体实施方式，但本实用新型的设计构思并不局限于此，凡利用此构思对本实用新型进行非实质性的改动，均应属于侵犯本实用新型保护范围的行为。