[实用新型]一种基于FPGA的多路信号同步采样控制电路

说明书

技术领域

本实用新型涉及信号采集及传输技术领域，具体涉及一种基于FPGA的多路信号同步采样控制电路。

背景技术

现代控制系统中，信号采集系统已经广泛地应用于电子测量、通信、雷达、航空航天、工业控制等领域。信号可以分为模拟信号和数字信号。对模拟信号的采集，需要使用模拟数字转换器(ADC)进行采集。现有技术中，对多路模拟信号同步采样进行了大量研究。中国专利文献号ZL200810240063.9、ZL201010577253.7、ZL201310087071.5、ZL200720311326.1等都只是对多路模拟信号如何同步采样进行了发明设计，但对与一些非模拟信号的数字脉冲信号却不能像模拟信号那样使用ADC进行多路信号的同步采样。例如，在数控系统和光刻机系统中，为使系统获得更精确的定位精度和同步精度，除需要对各运动轴进行同步控制外，还需要同步实时地检测安装在每个运动轴上的传感器信号以获得每个运动轴的同一时刻的位置、速度或角度等信息，但是安装在运动轴上的传感器输出的信号不属于模拟信号，而是数字脉冲信号。所以有必要设计一种同步采样装置或同步采样控制电路，对多路非模拟信号进行同步采样。

发明内容

本实用新型目的是为了解决多路非模拟信号的同步采样问题，从而提出了一种基于FPGA的多路信号同步采样控制电路。

本实用新型的技术方案概述如下：

一种基于FPGA的多路信号同步采样控制电路(如图1所示)，至少包括多路信号采样接口电路1、晶振电路2、FPGA芯片3和微处理4，其特征在于：所述FPGA芯片3至少包括多路信号采样并行处理模块31、同步锁存模块32、输出控制模块33、地址译码模块34和同步锁存信号产生模块35。

所述多路信号采样并行处理模块31的输入端与多路信号采样接口电路1的输出端相连；所述多路信号采样并行处理模块31的输出端与同步锁存模块32的输入端相连；所述同步锁存模块32的输出端与输出控制模块33的输入端相连；所述多路信号采样并行处理模块31输出的数据d₁，d₂，…，d_n输入到同步锁存模块32；所述同步锁存模块32输出的数据sd₁，sd₂，…，sd_n输入到输出控制模块33；所述同步锁存模块32输出的数据路数与多路信号采样并行处理模块31输出的数据路数相等，即数据d_n和数据sd_n中的下标n相等，n为正整数且n≥2。

所述FPGA芯片3的地址译码模块34的输出端分别与输出控制模块33的输入端和同步锁存信号产生模块35的输入端相连；所述地址译码模块34输出的译码信号a₁，a₂，…，a_n输入到输出控制模块33，所述地址译码模块34输出的控制信号CTL和同步信号SYN2输入到同步锁存信号产生模块35。所述地址译码模块34输出的译码信号个数与同步锁存模块32输出的数据路数相等，即译码信号a_n、数据d_n和数据sd_n中的下标n相等，n为正整数且n≥2。所述地址译码模块34输出的译码信号a₁，a₂，…，a_n与同步锁存模块32输出的数据sd₁，sd₂，…，sd_n一一对应，即下标相同的译码信号a_n与数据sd_n相对应；当译码信号a_n有效时，微处理器4从输出控制模块33中读取数据sd_n。

所述微处理4通过数据总线和读控制信号与FPGA芯片3的输出控制模块33相连；所述微处理4通过地址总线与FPGA芯片3的地址译码模块34相连；所述微处理4通过数据总线、读控制信号、写控制信号、同步信号SYN3和输出保持信号HOLD与FPGA芯片3的同步锁存信号产生模块35相连；

所述晶振电路2输出的时钟信号clock分别输入到FPGA芯片3的多路信号采样并行处理模块31、同步锁存模块32和同步锁存信号产生模块35。