[实用新型]半导体器件

说明书

技术领域

本公开总体上涉及一种金属氧化物半导体场效应晶体管（MOSFET）。更具体地，本公开涉及一种增加横向扩散的金属氧化物半导体（LDMOS）的击穿电压的制造方法及器件结构。

背景技术

硅半导体工艺已经演变成用于制造集成电路的复杂操作。随着制造工艺技术的不断进步，降低了集成电路的核心和输入/输出（I/O）操作电压。然而，辅助装置的操作电压仍基本保持不变。该辅助装置包括对接（连接，interface）至集成电路的装置。例如，辅助装置可以是打印机、扫描仪、磁盘驱动器、磁带驱动器、麦克风、扬声器或照相机。

集成电路可以包括通过一系列兼容的处理而与衬底集成或沉积在衬底上的互相连接的诸如晶体管、电阻器、电容器和电感器的有源和无源元件的阵列。辅助装置可以以高于包含在集成电路内的晶体管的击穿电压的电压来操作。随着施加到晶体管的操作电压的增加，晶体管最终将击穿，从而使得不可控的电流增加。击穿的不利影响的示例可包括提供了一些示例的穿通、雪崩击穿以及栅极氧化层击穿。此外，在高于击穿电压操作明显长的持续时间降低了晶体管的寿命。

实用新型内容

根据本实用新型的实施方式，提供了一种半导体器件，包括：第一阱，嵌入在半导体衬底中；第二阱，嵌入在所述半导体衬底中；以及分离结构，嵌入在所述半导体衬底中，将所述第一阱和所述第二阱分离，使得所述第一阱和所述第二阱彼此不接触。

进一步地，所述分离结构包括分离阱，所述分离阱包括将所述第一阱和所述第二阱分离的侧壁。

进一步地，所述第一阱包括源极区并且所述第二阱包括漏极区；并且其中，所述半导体器件还包括被设置在所述源极区和所述漏极区之间的栅极区。

进一步地，其中，所述第一阱被注入有第一导电类型的材料；以及其中，所述第二阱和所述分离阱被注入有第二导电类型的材料。

进一步地，所述第一导电类型为p型并且所述第二导电类型为n型。

进一步地，所述分离结构具有大于所述第一阱和所述第二阱的深度的深度。

进一步地，所述分离结构包括深N阱，所述深N阱的n型材料浓度低于所述第二阱的n型材料浓度。

进一步地，所述侧壁具有大于或等于0.2μm的厚度。

根据本实用新型的另一实施方式，提供了一种半导体器件，包括：第一阱，被嵌入到半导体衬底中并且包括源极区；第二阱，在所述半导体衬底的上方并且包括漏极区；栅极区，被设置在所述源极区和所述漏极区之间并且具有栅极长度；以及分离壁，将所述第一阱和所述第二阱分离，所述分离壁具有壁厚度，其中，所述第一阱和所述第二阱之间的距离大于或等于所述壁厚度并小于所述栅极长度。

进一步地，该半导体器件还包括深度大于所述第一阱和所述第二阱的深度的深N阱，所述深N阱包括所述分离壁。

进一步地，所述第二阱包括浅沟槽隔离（STI）区域并且所述第一阱和所述浅沟槽隔离区域之间的距离大于或等于0.4μm。

进一步地，所述深N阱的n型材料浓度低于所述第二阱的n型材料浓度。

进一步地，所述栅极长度大于或等于0.6μm。

进一步地，所述壁厚度大于或等于0.2μm。

进一步地，所述第一阱包括两个分离的浅沟槽隔离区域。

进一步地，所述浅沟槽隔离区域部分被设置在所述第二阱中并且部分被设置在所述深N阱中。

根据本实用新型的又一实施方式，提供了一种用于制造半导体器件的方法，包括：将第一阱嵌入到半导体衬底中；将第二阱嵌入到所述半导体衬底中；以及在所述半导体衬底中制造分离结构，所述分离结构将所述第一阱和所述第二阱分离，使得所述第一阱和所述第二阱彼此不接触。

进一步地，该方法还包括：分别在所述第一阱和所述第二阱中嵌入源极区和漏极区；嵌入设置在所述源极区和所述漏极区之间的栅极区；在所述源极区、所述漏极区和所述栅极区上嵌入硅化物区域。

进一步地，在所述半导体衬底中制造分离结构包括：嵌入n型材料浓度低于所述第二阱的n型材料浓度的深N阱。

进一步地，该方法还包括：制造部分在所述第二阱中并且部分在所述分离结构中的浅沟槽隔离区域。

附图说明

参照以下附图及描述可以更好地理解本公开的方法及器件。在附图中，在全文不同的视图中相同的参考标号指示相应的部分。

图1示出了根据第一示例性实施方式的半导体器件的截面图。

图2示出了根据第二示例性实施方式的半导体器件的截面图。