[实用新型]一种低功耗动态三值CMOS或门电路

说明书

技术领域

本实用新型涉及一种CMOS或门电路，更具体说，它涉及一种低功耗动态三值CMOS或门电路。 

背景技术

近年来，低功耗已经成为限制VLSI电路设计的关键因素之一，它的重要性主要体现在两个方面：第一，随着VLSI集成度的提高和工艺的改进，其密度和复杂性增加。如果不能很好的控制功耗，芯片产生的热量会导致功能下降及产生稳定性问题甚至错误行为，同时增加封装和散热的成本；第二，巨大的功耗也使使用电池的便携式设备因电池易耗尽而影响使用。 

CMOS电路的集成度高、功耗低(特别是静态功耗很小)、抗干扰能力强等优点，使得CMOS电路成为了集成电路的主要技术。而且CMOS技术的使用范围不断改变，深亚微米技术和硅平面工艺设计以及封装等技术的革新使器件密度达到了前所未有的高度，为在一块硅片内实现一个电子系统所有功能(SOC)的梦想提供了新的机遇。 

随着集成电路工艺的快速发展，布线面积已成为制约芯片面积的最主要因素，而多值逻辑的提出为减少芯片内部连线和芯片面积提供了一种有效途径。同时，在处理相同信息量时，使用高信息携带量的多值信号所需的传输线数远小于使用二值信号的个数，可有效提高电路的空间和时间利用率。因此，近年来对多值逻辑的研究引起了越来越多的重视。 

在实现低功耗的方法中，动态电路引起越来越多的关注，因为动态电路具有较低的功耗。在动态电路中，动态能耗控制是一项极为重要的功能，它针对电路器件是否在使用及使用的程度，通过开关来控制器件，使得不需要工作的器件关闭，从而不消耗能量。同时动态电路在速度、芯片面积等方面也比静态电路有优势。 

发明内容

本实用新型的目的是克服现有技术中的不足，提供一种结构合理，功耗低和工作状态可控的低功耗动态三值CMOS或门电路。 

这种低功耗动态三值CMOS或门电路，包括预置电路、输入电路和判决锁存器控制的输出电路； 

所述预置电路包括nMOS管N4和N10；所述输入电路包括nMOS管N5、N6、N7、N8；所述判决锁存器控制的输出电路包括pMOS管P1、P2、P3和nMOS管N1、N2、N3、N9； 

所述pMOS管P1的源级接工作电压VDD；所述nMOS管N1、N2的源级接地；所述nMOS管N4、N10的源级接电压1/2VDD； 

所述预置电路N4和N10的栅极接时钟CP信号，漏极分别接输出和Q； 

所述输入电路N5、N6、N7、N8的栅极分别接输入信号x、y、N5和N6串联，N7和N8串联；N5和N7的漏极分别接输出和Q； 

所述判决锁存器控制的输出电路包括时钟控制电路和差分锁存控制电路两部分；所述时钟控制电路，包括pMOS管P1和nMOS管N1、N2；所述差分锁存控制电路，包括pMOS管P2、P3和nMOS管N3、N9； 

所述判决锁存输出电路P1的栅极接时钟CP信号，N1、N2的栅极接时钟信号；P2和N3源漏极串联相接，相连节点为输出信号P3和N9源漏极串联相接，相连节点为输出信号Q；P2和N3栅极相连，并连接至输出信号Q；P3和N9栅极相连，并连接至输出信号Q。 

本实用新型的有益效果是：差分结构使得电路具有延迟小、布线面积小、功耗低、具有很强的逻辑灵活性的优点，并且由于使用了多值技术，增加了电路的信息量，同时由于动态技术的运用，不仅进一步降低了电路功耗，而且使得电路的工作状态可控。 

附图说明

图1为本实用新型电路原理图； 

具体实施方式

下面结合附图和实施例对本实用新型做进一步描述。虽然本实用新型将结合较佳实施例进行描述，但应知道，并不表示本实用新型限制在所述实施例中。相反，本实用新型将涵盖可包含在有附后权利要求书限定的本实用新型的范围内的替换物、改进型和等同物。 

动态电路是一类数字电路，它通过节点上的电容充放电来实现其逻辑值，而输出逻辑值的确定是通过信号输入和时钟来决定的。因此，时钟在一个周期内担负着同步、控制和阈值充电的任务。 

研究表明，虽然静态电路使用起来很方便，而且静态电路有时候功耗也很低，但是动态电路至少在某些电路运用中会有很快的速度，并且只需要很少的管子。静态电路对噪声的容限较低，而动态电路既有很小的输入电容又有很高的电流承载能力。同时静态电路在逻辑块之间互连的时候需要额外的一些管子来限制传输延迟，动态电路就没有这个必要。