[发明专利]驱动非易失性半导体装置的方法

权利要求书

1.一种驱动非易失性半导体装置的方法，其具备以下工序：

准备上述非易失性半导体装置的工序(a)，这里，

上述非易失性半导体装置具备下部栅电极膜、铁电膜、半导体膜、源电极、漏电极、第1上部栅电极以及第2上部栅电极，

上述下部栅电极膜、上述铁电膜以及上述半导体膜按照上述下部栅电极膜、上述铁电膜以及上述半导体膜的顺序被层叠，

上述源电极、上述漏电极、上述第1上部栅电极以及上述第2上部栅电极被形成在上述半导体膜上，

Z方向表示上述下部栅电极膜、上述铁电膜以及上述半导体膜的层叠方向，

在俯视的情况下，上述源电极以及上述漏电极沿着X方向相互对置，

在俯视的情况下，上述第1上部栅电极以及上述第2上部栅电极沿着Y方向相互对置，

上述X方向以及上述Y方向相互正交，

上述X方向以及上述Y方向都与上述Z方向正交，

低电阻区域、第1高电阻区域以及第2高电阻区域被形成在上述半导体膜内，

在俯视的情况下，上述低电阻区域沿着上述Y方向具有宽度WRL，

在俯视的情况下，上述第1高电阻区域沿着上述Y方向具有宽度WRH1，

在俯视的情况下，上述第2高电阻区域沿着上述Y方向具有宽度WRH2，

上述宽度WRL的值为0以上，

上述宽度WRH1的值为0以上，

上述宽度WRH2的值为0以上，

在俯视的情况下，上述低电阻区域、上述第1高电阻区域以及上述第2高电阻区域被夹在上述第1上部栅电极以及上述第2上部栅电极之间，

在俯视的情况下，上述第1高电阻区域被夹在上述第1上部栅电极以及上述低电阻区域之间，

在俯视的情况下，上述第2高电阻区域被夹在上述第2上部栅电极以及上述低电阻区域之间，

在俯视的情况下，上述低电阻区域被夹在上述第1高电阻区域以及上述第2高电阻区域之间；

将电压Vs、电压Vd以及电压V3分别施加给上述源电极、上述漏电极以及上述下部栅电极膜，以使上述宽度WRH1以及上述宽度WRH2的值变大、上述宽度WRL的值变小，同时在比为了使上述铁电膜所包含的全部极化反转所需的期间还短的期间T1这一期间内，将脉冲电压V1以及V2，分别施加给上述第1上部栅电极以及上述第2上部栅电极的工序(b)，这里，

上述脉冲电压V1是比为了使上述铁电膜所包含的全部极化反转所需的电压还小的电压，

上述脉冲电压V2是比为了使上述铁电膜所包含的全部极化反转所需的电压还小的电压，

上述电压Vs、上述电压Vd、上述电压V3、上述脉冲电压V1以及上述脉冲电压V2满足以下的关系(I)

Vs、Vd、V3＜V1、V2  (I)；以及

将上述工序(b)反复n次，直到上述源电极以及上述漏电极之间的电阻值达到预先决定的电阻值以上为止的工序(c)，其中n表示2以上的整数。

2.根据权利要求1所述的方法，其中，

上述铁电膜与上述半导体膜相接。

3.根据权利要求1所述的方法，其中，

满足以下的关系(II)以及(III)：

Vs＝Vd＝V3  (II)

V1＝V2＞V3  (III)。

4.根据权利要求1所述的方法，其中，

n为3以上。

5.根据权利要求1所述的方法，其中，

n为5以上。

6.根据权利要求1所述的方法，其中，

n为10以上。

7.根据权利要求1所述的方法，其中，

在进行上述工序(b)前，上述宽度WRH1以及上述宽度WRH2的值都为0。

8.根据权利要求1所述的方法，其中，

在进行了上述工序(c)后，上述宽度WRL的值为0。