[发明专利]高线性相位频率检测器

说明书

技术领域

本发明大体涉及锁相环领域，尤其涉及N分锁相环频率合成器领域。

背景技术

目前的锁相环（PLL）电路可以包括用于将来自压控振荡器（VCO）的输出信号的相位与PLL的输入基准频率的相位进行比较的特征。这类电路可以包括用于产生表示输出信号和输入基准频率之间的任何相位差的比例的误差信号的相位频率检测器。另外，目前的PLL电路还可以包括用于将误差信号给送至低通滤波器、然后给送至VCO从而使得所产生的输出信号与PLL的输入基准频率同步的特征。目前的PLL电路可以采用负反馈环方法，其中，负反馈环方法用于将来自VCO的输出反馈回至相位频率检测器的输入从而使得可以生成误差信号，因而将来自VCO的输出信号耦合至输入基准频率。在有些目前的PLL电路中，可以将输出信号给送至分频器电路以产生整数倍的输入基准频率。当达到锁相条件时，来自VCO的输出信号等于N倍的输入基准频率，其中，N是分频器电路的分频比。因此，目前的PLL电路仅生成整数倍的输入基准频率的频率。

这些频率合成器仅可以生成输入基准频率的整数倍的频率。为了克服这类限制，频率合成器还可以包括用于调制每频率周期的分割的值以获得分数值的ΣΔ调制器。这类频率合成器被称为N分频率合成器。N分频率合成器可以生成下面的波形的频率的信号：F_VCO＝F_reference×（INT＋FRAC/MOD），其中，INT、FRAC和MOD为整数，并且因而F_VCO不一定是基准频率F_reference的整数倍。现有ΣΔ调制可以连续产生相位频率检测器的输入时的时间差，这接着通过电荷泵被转换成电荷量。ΣΔ调制器将N分调制功率向高频整形，并且这样使得反馈环的环路滤波器带宽外的额外噪声降低，从而使得滤除额外噪声。可以以高线性方式进行从相位频率检测器输入时的时间差向环路滤波器中的电荷量的转换，以使得噪声整形，即因使用ΣΔ调制器而产生的频谱特性不会改变，因而，作为结果，使得一些噪声被引入PLL环。避免这些噪声被引入PLL环，这样保持由使用利用分频器和ΣΔ调制器所实现的N分调制而产生的相位噪声性能。换句话说，为了防止相位噪声频谱特性劣化，尤其是在N分PLL合成器中，大家可能熟知用于此目的的各种类型的ΣΔ调制器噪声整形技术，然而并不熟悉从相位频率检测器处所检测到的相位差向连接到VCO的环路滤波器上的电荷量的高线性转换方法。

发明内容

因此，本发明旨在提供一种用于通过引入新的线性化系统和方法来实现大体消除由于相关在先技术的局限和缺点所导致的一个或多个问题的锁相环电路中的N分频率合成器的系统和方法。

在实施例中，本发明提供一种相位频率检测器电路，其被应用于锁相环电路即PLL电路，所述PLL电路包括：电荷泵；压控振荡器即VCO，用于提供VCO输出信号；N分频器，具有用于接收所述VCO输出信号的输入，并且用于提供N分割输出信号；调制器，用于调制所述N分割输出信号；基准频率供给；以及环路滤波器，所述相位频率检测器电路包括：第一输入，用于接收以基准频率振荡的信号；第二输入，用于接收所述N分割输出信号；向上信号输出；以及向下信号输出。所述VCO与所述电荷泵、环路滤波器和之后的N分频器串联，并且所述VCO用于从所述环路滤波器接收调谐电压信号，所述VCO的特征在于包括向上信号和向下信号，其中，所述向上信号在所述第二输入升高时升高、并且在所述第二输入下降时下降，而所述向下信号在所述第二输入升高时升高、并且在所述第一输入升高时下降。

在另一实施例中，本发明提供一种相位频率检测器电路，其中，所述相位频率检测器电路被应用于具有VCO的锁相环电路，其中，所述VCO在用于所述VCO的控制电压和所述VCO输出信号的频率之间具有正的系数，并且设置有驱动所述电荷泵的向上源极的向上信号以及驱动所述电荷泵的向下源极的向下信号。可以通过上述方式来实现所述向上信号和所述向下信号的构造。

在另一实施例中，本发明提供一种相位频率检测器电路，其中，所述相位频率检测器电路被应用于具有VCO的锁相环电路，其中，所述VCO在用于所述VCO的控制电压和所述VCO输出信号的频率之间具有负的系数，并且设置有驱动所述电荷泵的向下源极的向上信号以及驱动所述电荷泵的向上源极的向下信号。可以通过上述方式来实现所述向上信号和所述向下信号的构造。