[发明专利]以太网中处理数据的方法、物理层芯片和以太网设备

说明书

技术领域

本发明涉及网络传输领域，尤其涉及以太网数据的处理方法和装置。

背景技术

以太网随着技术发展已经从10M以太网、100M以太网、1G以太网，10G以太网发展到现在的40G以太网和100G以太网，它们的速率也相应地从10Mbit/s、100Mbit/s、1Gbit/s、10Gbit/s发展到了现在的40Gbit/s和100Gbit/s，当前40G以太网和100G以太网已经得到广泛应用。但随着IP视频、云计算等新兴业务的快速涌现，业务流量按照每年50～60%的速度增长，未来10年，大概会增加100倍，高带宽成为迫切需求，这驱动着以太网向更高速率演进。下一代以太网（在本申请中将其统称为超100G以太网）的速率很可能为400Gbit/s、1Tbit/s、1.6Tbit/s。将这种具有超100Gbit/s速率的以太网接口，用于骨干路由器之间、或者核心交换机之间、或者骨干路由器和传送设备之间，或者运营商的云网络数据中心互连，可以有效降低成本。

随着以太网速率的提升，很难通过提高单通道的传输速率来提供超100Gbit/s的通信带宽。为了实现超100Gbit/s的以太网速率，高阶调制方式和多通道成为可选的技术。采用高阶调制方式，可以尽可能提高单通道的传输速率，加之采用多通道化并行传输，从而提高整体的传输速率。单通道的传输速率的提升及高阶调制方式的引入，会存在传输损耗大、接收灵敏度下降现象，从而导致在线路传输时出现误码。因此，对于超100G以太网而言，为了实现无误码传输，需要引入FEC（Forward Error Correction，前向误码纠错）功能，且需要引入的FEC功能可以提供高的编码增益和具有低延时的特点。

现有的40G以太网和100G以太网通过在物理层架构中增加FEC子层以引入FEC功能，其中，40G以太网和100G以太网的物理层架构参见标准IEEE802.3ba，其包含如下子层：PCS（Physical Coding Sublayer，物理编码子层）、FEC子层、PMA（Physical Medium Attachment，物理媒介连接）子层、PMD（Physical Medium Dependent，物理媒介相关）子层。下面100G以太网为例，简要描述FEC处理相关的过程。在发送方向，PCS层提供64B/66B编码功能，并且将编码得到的66B码块分发到20路虚通道，FEC子层基于虚通道分别进行FEC处理，对分发到每路虚通道的码块分别进行FEC编码，具体采用Fire码（2112，2080）进行FEC编码，通过压缩每个66B码块的同步头，每32个66B码块节省出32bit空间，节省出的32bit空间作为校验区，用于填充FEC编码过程中产生的校验信息。PCS层和FEC层的在接受方向的处理，与发送方向的处理互逆，具体可参见标准IEEE802.3ba。标准802.3ba中还给出了基于目前物理层架构的FEC处理方案能提供的最大编码增益仅为2dB，且延时为430ns。

然而，对于未来出现的超100G以太网而言，基于现有物理层架构的FEC处理方案受其所能提供的最大编码增益的限制，而无法针对不同的需求提供不同的编码增益，并且其所引入的延时太大无法满足超100G以太网对延时的要求。

发明内容

有鉴于此，本发明实施例提供以太网中处理数据的方法、物理层芯片和以太网设备。

本发明的第一方面提供一种以太网中处理数据的方法，该方法应用在发送端对数据进行处理，包括：

对源自媒体接入控制层的数据进行线路编码，得到串行的数据码块；

对所述串行的数据码块进行前向纠错FEC编码，得到FEC帧，具体包括：每隔X个连续的数据比特插入针对所述X个连续的数据比特进行FEC编码所产生的Y个校验比特；每个所述FEC帧包含X个连续的数据比特和针对所述X个连续的数据比特进行FEC编码所产生的Y个校验比特，其中，Y和X均为正整数；

以a个比特为分发粒度将所述FEC帧轮流分发到N路虚通道，其中，a和N均为正整数，且a小于每个所述FEC帧包含的比特的数量。

结合第一方面，在第一方面的第一种可能实现方式中，N具体为m和n的最小公倍数，m为以太网物理层中连接相邻的两个物理媒介附加子层的电通道的数量，n为以太网物理层中光通道的数量。。

结合第一方面或者第一方面的第一种可能实现方式，在第一方面的第二种可能实现方式中，每个所述FEC帧还包括至少一个用于指示FEC帧中校验比特的位置的FEC帧标示字段。