[发明专利]在基板上沉积III‑V族层的方法

说明书

领域

本发明的实施例一般涉及将层沉积在基板上的方法，且更特别地，涉及沉积包含III族和V族元素的层的方法。

背景

由于III-V族材料具有低接触电阻，且具有作为硅基装置(silicon-based device)中用于增进迁移率的应力源的功能，III-V族材料可有利于硅基装置的某些应用，例如，作为源极/漏极材料或类似物。不幸地，本案发明人已观察到，用于将III-V族材料沉积在硅(Si)基板上的处理常会导致不良的材料品质。

因此，本案发明人提供将III-V族材料沉积在硅基板上的改良方法。

概述

本文公开了将III-V族层沉积在基板上的方法。在某些实施例中，一种方法包括下列步骤：在范围自约300摄氏度至约400摄氏度的第一温度下，将第一层沉积在含硅表面上，第一层包含第一III族元素或第一V族元素中的至少一者，含硅表面定向于<111>晶向；和在范围自约300摄氏度至约600摄氏度的第二温度下，将第二层沉积在第一层顶部，第二层包含第二III族元素和第二V族元素。

在某些实施例中，可提供计算机可读介质，所述计算机可读介质具有存储在上面的指令，当执行所述指令时能在处理腔室中进行将III-V族层沉积在基板上的方法。该方法可包括任何本文所述的方法。

本发明的其它和进一步实施例描述于下文。

附图简要说明

可通过参照描绘于附图中的本发明的说明性实施例，而了解以上所简述且更详细于下文中讨论的本发明的实施例。然而，应注意的是，附图仅为说明本发明的典型实施例，而非用于限制本发明的范围，本发明还允许其它同等有效的实施例。

图1描绘根据本发明的某些实施例的将III-V族层沉积在基板上的方法的流程图。

图2A至图2G描绘根据本发明的某些实施例的在基板上制造III-V族层的各阶段。

图3描绘根据本发明的某些实施例的用于在基板上沉积层的设备。

为方便了解，在可能情况下已使用相同的标号来表示附图所共有的相同元件。附图并非按比例绘制，且附图可能为了清晰之故而加以简化。预期一个实施例的元件和特征有利地并入其它实施例，而无需进一步记载。

具体描述

本文公开了用于将III-V族层沉积在基板上的方法。本发明的方法的实施例可有利于，例如，使在可能具有与沉积的III-V族层不匹配的晶格的表面(如含硅表面)上具有改良的成核反应及材料品质。本发明的方法可进一步有利于进行自我选择性沉积(self-selective deposition)或者蚀刻协助的选择性沉积。以下将讨论本发明的方法的其它和进一步优点。

图1描绘根据本发明的某些实施例的将III-V族层沉积在基板上的方法100的流程图。以下根据在基板上制造III-V族层的阶段来描述方法100，根据本发明的某些实施例的在基板上制造III-V族层的各阶段图示于图2A至图2G中。如图2A所示，基板202可包括第一表面204和第二表面206。在某些实施例中，第一表面204可以是设置于含硅基板208中的含硅表面。举例而言，含硅基板208可包括锗(Ge)、碳(C)、硼(B)、磷(P)或可与硅材料共同生长、掺杂硅材料和/或与硅材料相关的其它已知元素。

在某些实施例中，第二表面206可以是介电层(如设置于含硅基板208上的介电层210)的一部分。举例而言，介电层可包含氮化硅(SiN)、二氧化硅(SiO₂)、氮氧化硅(SiON)或可用来形成介电层的其它合适材料中之一或更多者。图示于图2A的基板202的实施例仅为范例，且基板202可能有其它合适的配置。举例而言，如图2A所图示，基板202可为部分形成的装置的一部分，所述装置诸如是平面金氧半导体场效应晶体管(metal-oxide-semiconductor field effects transistor；MOSFET)。然而，本文所公开的本发明的方法也可用于其它装置，如鳍场效应晶体管(fin field effects transistors；FinFETs)或类似者。