[发明专利]多线程纹理解码

权利要求书

1.一种用于多线程处理器中的纹理解码的方法，其包含：

将VP8帧的第一宏块指派给第一硬件线程并将所述VP8帧的第二宏块指派给第二硬件线程；以及

经由以下步骤来通过所述第一硬件线程解码所述第一宏块并同时通过所述第二硬件线程解码所述第二宏块：

重构所述第一宏块及所述第二宏块；

将所述第一宏块和所述第二宏块的经重构像素存储于行缓冲器及列缓冲器中的至少一者内以执行帧内预测；以及

在所述第一硬件线程或所述第二硬件线程重构另外的宏块之前，紧随所述第一宏块及所述第二宏块的重构来执行对所述第一宏块及所述第二宏块的回路滤波。

2.根据权利要求1所述的方法，其中所述第一宏块和所述第二宏块来自不同行。

3.根据权利要求1所述的方法，其进一步包含将未经滤波像素存储于所述行缓冲器及所述列缓冲器中的至少一者中。

4.根据权利要求1所述的方法，所述解码进一步包含：

在每一硬件线程中重构一个宏块；且接着

对所述经重构宏块进行滤波。

5.根据权利要求1所述的方法，其中所述解码进一步包含：

将从先前宏块到所述第一宏块和所述第二宏块的经重构像素存储于所述行缓冲器和所述列缓冲器中；以及

使用所述先前宏块的经重构邻近者信息执行帧内预测。

6.根据权利要求1所述的方法，其中解码包含对所述VP8帧的所述第一宏块和所述第二宏块中的每一者进行纹理解码。

7.根据权利要求1所述的方法，其进一步包含将所述多线程处理器集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元及固定位置数据单元中的至少一者中。

8.一种用于多线程纹理解码的装置，其包含：

存储器；

至少一个多线程处理器，其耦合到所述存储器，所述至少一个多线程处理器经配置以：

将VP8帧的第一宏块指派给第一硬件线程并将所述VP8帧的第二宏块指派给第二硬件线程；且

经由以下步骤来通过所述第一硬件线程解码所述第一宏块并同时通过所述第二硬件线程解码所述第二宏块：

重构所述第一宏块及所述第二宏块；

将所述第一宏块和所述第二宏块的经重构像素存储于行缓冲器及列缓冲器中的至少一者内以执行帧内预测；以及

在所述第一硬件线程或所述第二硬件线程重构另外的宏块之前，紧随所述第一宏块及所述第二宏块的重构来执行对所述第一宏块及所述第二宏块的回路滤波。

9.根据权利要求8所述的装置，其中所述第一宏块和所述第二宏块来自不同行。

10.根据权利要求8所述的装置，其中所述至少一个多线程处理器经进一步配置以：

将未经滤波像素存储于所述行缓冲器及所述列缓冲器中的至少一者中。

11.根据权利要求8所述的装置，其中所述多线程处理器经进一步配置以通过如下方式进行解码：

将从先前宏块到所述第一宏块和所述第二宏块的经重构像素存储于所述行缓冲器和所述列缓冲器中；以及

使用所述先前宏块的经重构邻近者信息执行帧内预测。

12.根据权利要求8所述的装置，其进一步包含控制器，所述控制器经配置以将所述VP8帧的所述第一宏块和所述第二宏块指派给所述多线程处理器的所述第一硬件线程和所述第二硬件线程。

13.根据权利要求8所述的装置，其中所述多线程处理器包含数字信号处理器及多核心处理器中的一者。