[发明专利]用于图形并行处理单元的缓冲器管理

说明书

本申请案主张2012年1月27日申请的第61/591,733号美国临时申请案的权益，所述临时申请案的全部内容全文以引用的方式并入本文中。

技术领域

本发明涉及存储器存取管理，且更特定来说涉及图形处理装置(GPU)中的存储器存取管理。

背景技术

图形处理单元(GPU)正用于除图形处理以外的用途。举例来说，非图形相关应用可通过利用GPU的高度并行性而在增加的速度下执行。这已产生提供额外非图形相关处理功能性且称为通用GPU(GPGPU)的GPU。举例来说，GPGPU包含一个或一个以上着色器核心，且着色器核心经配置以执行例如图形相关应用和非图形相关应用等应用。

发明内容

一般来说，本发明涉及用于利用图形处理单元(GPU)管理缓冲器的技术，所述缓冲器在全局存储器中且存储GPU的数据。举例来说，包含GPU的集成电路(IC)芯片包含管线管理单元。管线管理单元可经配置以将一个或一个以上缓冲器的状态信息维持在全局存储器中。当在GPU上执行的应用是为存取全局存储器中的缓冲器时，全局存储器中的缓冲器的状态信息可在IC芯片内部可用。以此方式，GPU不需要执行芯片外存储器存取来确定全局存储器中的缓冲器的状态信息。

在一个实例中，本发明描述一种用于以管线方式执行数据处理操作的方法。所述方法包含在图形处理单元(GPU)的着色器处理器的第一可编程计算单元上执行第一线程；以及在GPU的着色器处理器的第二可编程计算单元上执行第二线程。所述方法还包含以包含GPU的集成电路(IC)内的管理单元接收来自第一可编程计算单元的将通过执行第一线程而产生的数据存储到IC外部的全局存储器中的缓冲器中的请求。在此实例中，通过执行第一线程而产生的数据将被第二可编程计算单元执行第二线程消耗。并且，在此实例中，缓冲器包括先进先出(FIFO)缓冲器和环形缓冲器的一者。所述方法还包含以管理单元确定缓冲器内待存储通过执行第一线程而产生的数据的位置；以及利用IC将通过执行第一线程而产生的数据存储在缓冲器内的所确定位置中。

在一个实例中，本发明描述一种设备。所述设备包含包括缓冲器的全局存储器。在此实例中，缓冲器包括先进先出(FIFO)缓冲器和环形缓冲器的一者。所述设备还包含集成电路(IC)，其包含图形处理单元(GPU)和管理单元。GPU包含经配置以执行第一线程的第一可编程计算单元，和经配置以执行第二线程的第二可编程计算单元。管理单元经配置以接收来自第一可编程计算单元的将通过执行第一线程而产生的数据存储到全局存储器中的缓冲器中的请求。在此实例中，通过执行第一线程而产生的数据将被第二可编程计算单元执行第二线程消耗。管理单元还经配置以确定缓冲器内待存储通过执行第一线程而产生的数据的位置。在此实例中，IC经配置以将通过执行第一线程而产生的数据存储在缓冲器内的所确定位置中。

在一个实例中，本发明描述一种设备。所述设备包含全局存储器和集成电路(IC)。全局存储器包含缓冲器。在此实例中，缓冲器包括先进先出(FIFO)缓冲器和环形缓冲器的一者。IC包含图形处理单元(GPU)，其包括用于执行第一线程的装置和用于执行第二线程的装置。IC还包含用于接收来自所述用于执行第一线程的装置的将通过执行第一线程而产生的数据存储到全局存储器中的缓冲器中的请求。在此实例中，通过执行第一线程而产生的数据将被所述用于执行第二线程的装置消耗。IC还包含用于确定缓冲器内待存储由所述用于执行第一线程的装置产生的数据的位置，以及用于将通过执行第一线程而产生的数据存储在缓冲器内的所确定位置中的装置。

在一个实例中，本发明描述一种上面存储有指令的计算机可读存储媒体，所述指令当执行时致使一个或一个以上处理器在图形处理单元(GPU)的着色器处理器的第一可编程计算单元上执行第一线程，且在GPU的着色器处理器的第二可编程计算单元上执行第二线程。所述指令还致使所述一个或一个以上处理器利用包含GPU的集成电路(IC)内的管理单元接收来自第一可编程计算单元的将通过执行第一线程而产生的数据存储到IC外部的全局存储器中的缓冲器中的请求。在此实例中，通过执行第一线程而产生的数据将被第二可编程计算单元执行第二线程消耗。并且，在此实例中，缓冲器包括先进先出(FIFO)缓冲器和环形缓冲器的一者。所述方法还致使所述一个或一个以上处理器以管理单元确定缓冲器内待存储通过执行第一线程而产生的数据的位置，且利用IC将通过执行第一线程而产生的数据存储在缓冲器内的所确定位置中。

一个或一个以上实例的细节陈述于附图和以下描述中。其它特征、目标和优点将从描述内容和附图以及从权利要求书中显而易见。