[发明专利]借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法

说明书

技术领域

本发明的示例性和非限制性实施例一般来说涉及存储器存储系统、方法、装置和计算机程序，且更具体来说，涉及大容量存储装置，例如含有非易失性快闪存储器的那些存储装置。

背景技术

本部分意在提供在权利要求书中叙述的发明的背景或上下文。此处的描述可包含可探求的概念，但不一定是先前已经构想、实施或描述的一些概念。因此，除非此处另有指示，否则本部分中描述的内容不是本申请中的说明书和权利要求书的现有技术且并不因为包含在本部分中就被承认是现有技术。

可在说明书和/或图式中找到的以下缩写被定义如下：

ASIC 专用集成电路(application specific integrated circuit)

CPU 中央处理单元(central processing unit)

DMA 直接存储器存取(direct memory access)

eMMC 嵌入式多媒体卡(embedded multimedia card)

exFAT 扩展文件分配表(extended file allocation table)

HW 硬件(hardware)

JEDEC 联合电子设备工程委员会(Joint Electron Device Engineering Council)

LBA 逻辑块地址(logical block address)

MMC 多媒体卡(MultiMediaCard)

MRAM 磁随机存取存储器(magnetic random access memory)

RAM 随机存取存储器(random access memory)

SCSI 小型计算机系统接口(small computer system interface)

SD 安全数字卡(secure digital)

SW 软件(software)

UFS 通用快闪存储装置(universal flash storage)

目前存在各种类型的基于快闪的大容量存储存储器。大容量存储存储器的基本前提是对主机系统隐藏快闪技术复杂性。例如eMMC等技术为一个实例。管理型的NAND型存储器可为(例如)eMMC、SSD、UFS或微型SD。

图1A复制了JEDEC标准、嵌入式多媒体卡(eMMC)产品标准、高容量JESD84-A42(JEDEC Standard,Embedded MultiMediaCard(eMMC)Product Standard,High Capacity,JESD84-A42)(2007年6月，JEDEC固态技术协会)中的图2，且示出了eMMC的功能框图。除了快闪存储器自身之外，JEDEC eMMC还包含管理MMC通信协议的智能板载控制器。所述控制器还处置块管理功能，例如逻辑块分配和磨损平衡。接口包含时钟(CLK)输入。还包含命令(CMD)，它是用于装置初始化和命令传送的双向命令信道。将命令从总线主控装置发送到所述装置，且将响应从所述装置发送到主机。还包含双向数据总线(DAT[7:0])。DAT信号以推-拉模式操作。默认的是，在上电或复位之后，仅DAT0用于数据传送。存储器控制器可配置较宽数据总线以便使用DAT[3:0](4位模式)或DAT[7:0](8位模式)来进行数据传送。

快闪存储器控制器构造的一个非限制性实例描述于林川胜(Chuan-Sheng Lin)和董兰荣(Lan-Rong Dung)发表在2007年2月IEEE磁学报(Transactions of Magnetics)第43卷第2期第933到935页上的“用于SD/MMC快闪存储卡的NAND快闪存储器控制器(A NAND Flash Memory Controller for SD/MMC Flash Memory Card)”(下文中被称作林等人)中。图1B复制了林等人中的图1且示出了用于SD/MMC卡的NAND快闪控制器架构的总体框图。所图示的特定控制器碰巧结合代码分页机制来使用被设计成校正快闪存储器的随机位误差的w位并行博斯-查德胡里-霍昆格姆(BCH)纠错码(ECC)。

发明内容