[发明专利]多处理器数据处理系统以及其中的方法、高速缓存存储器和处理单元

说明书

技术领域

本发明一般地涉及数据处理并且具体涉及在数据处理系统中服务处理器操作。更具体地，本发明涉及在数据处理系统中动态增加存储修改操作相对于读取类型操作的优先级。

背景技术

诸如服务器计算机系统之类的常规的对称多处理器(SMP)计算机系统包括全部耦合到系统互连的多个处理单元，该系统互连通常包括一个或多个地址、数据和控制总线。耦合到系统互连的是系统存储器，其表示多处理器计算机系统中的易失性存储器的最低级别并且其一般对于所有处理单元的读取访问和写入访问来说是可访问的。为了降低驻留在系统存储器中的指令和数据的访问延时，每个处理单元通常进一步由相应多级高速缓存层次结构来支持，其较低级别可以由一个或多个处理器核共享。

高速缓存存储器通常被利用用于临时缓冲可能由处理器访问的存储器块以便通过降低由必须从系统存储器加载需要的数据和指令而引入的访问延时来加速处理。在一些多处理器(MP)系统中，高速缓存层次结构包括至少两个级别。级别一(L1)或高级别高速缓存通常是与特定处理器核关联的专用高速缓存并且不能由MP系统中的其它核访问。通常，响应于诸如加载或存储指令之类的存储器访问指令，处理器核首先访问较高级别高速缓存的目录。如果请求的存储器块在较高级别高速缓存中没被找到，那么处理器核针对请求的存储器块访问较低级别高速缓存(例如，级别二(L2)或级别三(L3)高速缓存)。最低级别高速缓存(例如，L3)经常在若干处理器核之间共享。

因为多个处理器核可以请求对相同的数据高速缓存行的写访问并且因为修改的高速缓存行不会立即与系统存储器同步，所以多处理器计算机系统的高速缓存层次结构通常实施高速缓存一致性协议以在系统存储器的内容的各处理器核的“视图(view)”之间确保至少最低级别的一致性。

具体而言，高速缓存一致性最低要求在处理单元访问存储器块的副本并且随后访问存储器块的更新副本之后，处理单元不能再次访问存储器块的旧副本。

高速缓存一致性协议通常定义与每个高速缓存层次结构的高速缓存行关联存储的一组高速缓存状态，以及被利用用于在高速缓存层次结构之间传递高速缓存状态信息的一组一致性消息。在许多情况下，一致性协议的高速缓存状态和状态转换被设计成相对于存储类型操作更偏好(favor)读取类型存储器访问操作。读取类型操作优先于存储类型操作的优先性在存在显著加载竞争的情况下可能导致存储类型操作的前进(forward progress)问题。

因此，在现有技术中需要解决前述问题。

发明内容

多处理器数据处理系统包括多个高速缓存存储器，其包括高速缓存存储器。响应于高速缓存存储器检测到指定与正由高速缓存存储器处理的第一读取类型操作的目标地址相同的目标地址的存储修改操作，高速缓存存储器提供对存储修改操作的重试响应。响应于读取类型操作的完成，高速缓存存储器进入裁判(referee)模式。在裁判模式中时，高速缓存存储器临时动态增加以目标地址为目标的任何存储修改操作相对于以该目标地址为目标的任何第二读取类型操作的优先级。

从第一方面来看，本发明提供了用于包括多个高速缓存存储器(其包括一个高速缓存存储器)的多处理器数据处理系统的方法， 该方法包括：响应于高速缓存存储器检测到指定与正由高速缓存存储器处理的第一读取类型操作的目标地址相同的目标地址的第一存储修改操作：提供对存储修改操作的重试响应；以及响应于读取类型操作的完成，进入裁判模式；并且在裁判模式中时，高速缓存存储器临时动态增加以目标地址为目标的任何第二存储修改操作相对于以该目标地址为目标的任何第二读取类型操作的优先级。

从进一步的方面来看，本发明提供了用于多处理器数据处理系统的高速缓存存储器，该高速缓存存储器包括：数据阵列；数据阵列的内容的目录；处理从互连接收的操作的监听机(snoop machine)，其中响应于检测到指定与正由高速缓存存储器处理的第一读取类型操作的目标地址相同的目标地址的第一存储修改操作，监听机使得高速缓存存储器提供对存储修改操作的重试响应并且，响应于读取类型操作的完成，进入裁判模式，其中在裁判模式中时，监听机临时动态增加以目标地址为目标的任何第二存储修改操作相对于以该目标地址为目标的任何第二读取类型操作的优先级。