[发明专利]接收电路、通信系统、电子设备以及接收电路的控制方法

说明书

技术领域

本发明涉及接收电路、包含该接收电路而构成的通信系统、电子设备以及接收电路的控制方法等。

背景技术

以往，集成电路装置通过仅保证其输入输出特性，便能够在与其他集成电路装置连接作为以一方为传送侧、另一方为接收侧的通信系统而分别动作时，毫无问题地进行动作。然而，当集成电路装置间的接口信号的频率达到超过200MHz～400MHz的区域时，不同的信号间的定时的差将成为问题。特别是，时钟信号和与之同步传送的数据信号的定时的差、数据信号彼此的定时的差会导致无法准确地获取信号的情况。

因此，例如在SerDes(SERializer/DESerializer)等中，有时会采用将时钟信号以及数据信号基于某种算法而重叠于一个信号线路来进行发送、接收的方法。

另外，例如在专利文献1中公开有尽可能减少数据信号彼此的时滞的数据传送电路。具体地说，在该数据传送电路中，变更传送侧的驱动能力，以使在第一传送路以及第二传送路分别传送预先设定的信号时的接收定时与预先设定的目标定时的时间差为零或者最小。

在线技术文献

专利文献1：日本特开2010-74615号公报

发明内容

发明所要解决的课题

然而，在采用SerDes等的情况下或在专利文献1所公开的技术中，在接收侧需要PLL(Phase‐Locked Loop)电路，从而存在接收侧的电路规模变大的问题。另外，在专利文献1所公开的技术中，由于布线布局、布线长的差异等致使寄生电阻或寄生电容等针对每条传送路径而有所不同。因此，针对每条传送路径对时滞进行调整程度各异，由此存在无法高精度地调整时滞的问题。

另外，集成电路装置的特性需要考虑取决于制造工艺的工艺偏差、温度特性、测定偏差、测定装置的机差偏差、测定用的探针板的容量所产生的延迟、测定分辨率等。

图16中图示了对集成电路装置的特性造成影响的偏差要因与实测值的一个示例。

图17(A)、图17(B)中图示了图16的偏差要因对集成电路装置的特性造成的影响的说明图。图17(A)表示图16的偏差要因对传送侧的集成电路装置的特性造成的影响的说明图。图17(B)表示图16的偏差要因对接收侧的集成电路装置的特性造成的影响的说明图。

例如，关于上述的偏差要因，例如设定为按照0.18μm的制造工艺进行制造，并且作为实测值而给出图16所示的值。在这种情况下，集成电路装置的建立时间以及保持时间分别需要考虑将所有要因的偏差要因的值相加得出的0.68ns。

在此，使用上述的制造工艺，作为进行例如200MHz～400MHz的信号的发送、接收的集成电路装置的特性，设定为建立时间以及保持时间为0.8ns。

在传送侧，如图17(A)所示，1/2周期的定时允许值由保持时间(＝0.8ns)、偏差误差(B1＝0.68ns)、建立时间(＝0.8ns)规定。因此、1/2周期的定时允许值为2.28ns(≒219MHz)，无法保证400MHz的信号的发送。

另一方面，在接收侧，如图17(B)所示，由于上述的偏差误差成为来自传送侧的信号的偏差要因，因此未包含于建立时间以及保持时间各时间中。因此，在接收侧，建立时间以及保持时间分别为0.12ns(B2＝0.8ns-B1)，能够保证接收200MHz～400MHz的信号的集成电路装置的特性。

而且，除了上述的传送侧的定时的允许值、接收侧的定时的允许值之外，还需要考虑PCB(Printed Circuit Board)、COF(Chip On Film)、TCP(Tape Career Package)等中的集成电路装置的安装要因。在COF、TCP中，在向设备安装时以弯曲的状态被安装。因此，即使想要考虑安装于COF、TCP上的情况，也会由于因弯曲而导致的电感的变动、各自的弯曲程度的差异等，而存在无法正确地估算偏差的问题。

本发明是为了解决上述的课题的至少一部分而形成的，能够作为以下的方式或形式来实现。

用于解决课题的方法