[发明专利]包括改进位交错编码调制的系统和方法

权利要求书

1.一种包括改进位交错编码调制的系统，所述系统包括：

多个第一前向纠错(FEC)码编码器(204-1，…，204-k)，所述第一FEC码编码器(204)的每个配置成使用第一FEC码对关联输入信号进行编码，并且提供关联第一FEC码编码输出；

第一交织器(206)，耦合到所述多个第一FEC码编码器(204)的至少一个，并且配置成提供包括所述多个第一FEC码编码器(204-1，…，204-k)的所述至少一个的所述关联第一FEC码编码输出的至少一部分的交织输出；

第二FEC码编码器(208)，耦合到所述第一交织器(206)，配置成采用第二FEC码对所述交织(804)输出进行编码，并且提供第二FEC码编码输出；以及

调制器(212)，耦合到所述第二FEC码编码器(208)，并且配置成响应所述第二FEC码编码输出而调制光信号，以提供调制输出信号；

第二FEC码解码器(404)，配置成接收表示所述调制输出信号的信号，并且使用所述第二FEC码对所述信号进行解码，以提供第二FEC码解码输出信号；

解交织器(406)，耦合到所述第二FEC码解码器(404)，并且配置成响应所述第二FEC码解码输出信号而提供多个解交织输出；

多个第一FEC码解码器(408-1，…，408-k)，所述第一FEC码解码器的每个配置成接收所述解交织输出中的关联的一个，并且提供关联第一FEC码解码输出信号；

复用器(410)，其配置成接收所述第一FEC码解码输出信号的每个，并且将所述第一FEC码解码输出信号复用为串行输出数据流；以及

第二交织器(411)，配置成交织所述输出数据流以向所述第二FEC码解码器提供反馈。

2.如权利要求1所述的系统，其中，所述第二FEC码包括单奇偶校验(SPC)码。

3.如权利要求1所述的系统，其中，所述第一FEC码包括低密度奇偶校验码(LDPC)。

4.如权利要求1所述的系统，其中，所述调制输出信号具有正交幅度调制(QAM)格式。

5.如权利要求1所述的系统，其中，所述第一FEC码包括低密度奇偶校验(LDPC)码，以及所述第二FEC码包括单奇偶校验(SPC)码。

6.如权利要求1所述的系统，所述系统还包括格雷映射器(210)，其耦合到所述第二FEC码编码器(208)，并且配置成使用格雷码来映射所述第二FEC码编码输出。

7.如权利要求1所述的系统，所述系统还包括解复用器(202)，其配置成接收串行输入数据流，并且将所述串行输入数据流解复用为多个解复用数据流，所述解复用数据流的每个作为所述关联输入信号耦合到所述第一FEC码编码器(204-1，…，204-k)中的关联的一个。

8.如权利要求1所述的系统，其中，所述第一交织器(206)耦合到所述多个所述第一FEC码编码器(204-1，…，204-k)的每个，并且所述交织输出包括所述关联第一FEC码编码输出的每个的至少一部分。

9.一种光信号接收器(400)，包括：

第二前向纠错(FEC)码解码器(404)，配置成接收采用第一和第二FEC码所编码的交织信号，并且使用所述第二FEC码对所述信号进行解码，以提供第二FEC码解码输出信号；

解交织器(406)，耦合到所述第二FEC码解码器(404)，并且配置成响应所述第二FEC码解码输出信号而提供多个解交织输出；以及

多个第一FEC码解码器(408-1，…，408-k)，所述第一FEC码解码器的每个配置成接收所述解交织输出中的关联的一个，并且提供关联第一FEC码解码输出信号；

复用器(410)，其配置成接收所述第一FEC码解码输出信号的每个，并且将所述第一FEC码解码输出信号复用为串行输出数据流；以及

交织器(411)，配置成交织所述输出数据流以向所述第二FEC码解码器提供反馈。

10.如权利要求9所述的接收器，其中，所述第二FEC码包括单奇偶校验(SPC)码。

11.如权利要求9所述的接收器，其中，所述第一FEC码包括低密度奇偶校验码(LDPC)。

12.如权利要求9所述的接收器，其中，所述第一FEC码包括低密度奇偶校验(LDPC)码，以及所述第二FEC码包括单奇偶校验(SPC)码。