[发明专利]基板内置用芯片电阻器及其制造方法

说明书

技术领域

本发明涉及一种内置于层叠电路基板等中使用的基板内置用芯片电阻器及其制造方法。

背景技术

伴随着电子器件的轻薄短小化，不只是将芯片电阻器等电子部件也安装在电路基板的正反面，还产生安装在层叠电路基板等的内层的情况，提出了与该薄型化的要求对应的结构例子(参照日本特开2011-91140号公报)。另外，在基板内置用芯片电阻器中，在层叠电路基板等的绝缘层内部嵌入该电阻器，通过激光束照射的蚀刻等形成通孔，向通孔中填充导体，由此经由通孔将电阻器与配置在绝缘层表面的电路布线层连接。

发明内容

上述公报所记载的电阻器在表面具有宽大的电极，能够经由通孔进行布线连接，但在反面侧不具备电极，难以在反面侧经由通孔进行布线连接。但是，在层叠电路基板等中，从高密度安装的观点出发，要求在基板内置用芯片电阻器中，在电阻器正反面的两面都能够经由通孔进行布线连接。

本发明就是基于上述的情况而完成的，其目的在于：提供一种能够在电阻器正反面的两面经由通孔进行布线连接的基板内置用芯片电阻器。

本发明的基板内置用芯片电阻器的特征在于，具备：具有正面和反面的绝缘性基板；形成在该基板的正面的一对第一内部电极；形成在该一对第一内部电极之间的电阻膜；保护膜，形成为覆盖形成了该电阻膜的区域，使上述第一内部电极的至少一部分露出；一对第二内部电极，形成为与上述第一内部电极的露出部连接，覆盖上述保护膜的端部；第三内部电极，形成在上述基板的反面，具有与在上述基板的正面侧由上述第一内部电极和上述第二内部电极形成的内部电极相同的大小；形成在上述基板的端面的端面导电层；以及外部电极，连续地覆盖由上述第一内部电极和第二内部电极形成的内部电极、上述端面导电层以及第三内部电极，由上述第一内部电极和上述第二内部电极形成的基板正面侧的内部电极和上述第三内部电极各自的基板长度方向长度为上述基板的长度方向长度的1/3以上、并且不足上述基板的长度方向长度的1/2。

另外，本发明的基板内置用芯片电阻器的制造方法的特征在于：准备具有正面和反面的绝缘性的大块基板，在该基板的正面的各区域形成一对第一内部电极，在上述基板的反面的各区域，形成该区域的长度方向长度的1/3以上、并且不足该区域的长度方向长度的1/2的长度的一对第三内部电极，以连接上述一对第一内部电极的方式在各区域形成电阻膜，以覆盖该电阻膜并且该第一内部电极的至少一部分露出的方式形成保护膜，以与上述第一内部电极的露出部连接并覆盖上述保护膜的端部的方式形成第二内部电极，在上述基板的正面侧由上述第一内部电极和上述第二内部电极形成的内部电极具有与上述第三内部电极相同的大小，对上述大块基板进行分割，在分割后的端面形成端面导电层，形成连续地覆盖由上述第一内部电极和第二内部电极形成的内部电极、上述端面导电层以及第三内部电极的外部电极。

根据本发明，在基板的正反面具备相同大小的宽大的电极，因此通过将本发明的电阻器嵌入到层叠电路基板等的绝缘层的内部，通过激光束照射进行的蚀刻等形成通孔，向通孔填充导体，能够直接与配置在绝缘层正反面的电路布线层进行布线连接。由此，基板内置用芯片电阻器的在层叠电路基板等中的高密度安装成为可能。

附图说明

图1A是本发明的第一实施例的基板内置用芯片电阻器的截面图。

图1B是本发明的第二实施例的基板内置用芯片电阻器的截面图。

图2是将上述电阻器内装到层叠电路基板中的状态的截面图。

图3A～4G是表示本发明的基板内置用芯片电阻器的制造工序的图，(a)表示大块基板的正面，(b)表示大块基板的反面，(c)表示沿着大块基板的一个区域的长度方向的截面。图3A表示准备具有正面和反面的绝缘性的大块基板的阶段。

图3B表示在大块基板的表面的各区域形成第一内部电极，在反面的各区域形成第三内部电极的阶段。

图3C表示在各区域形成电阻膜使得将一对第一内部电极连接起来的阶段。

图3D表示形成覆盖电阻膜的保护膜的阶段。

图3E表示形成第二内部电极使得与第一内部电极的露出部连接、并覆盖保护膜的端部的阶段。

图3F表示本发明的第二实施例的形成第二内部电极的阶段。

图3G表示分割大块基板而在分割后的端面形成端面导电层的阶段。

图3H表示形成连续地覆盖形成在基板的正面侧的内部电极、端面导电层、形成在基板的反面侧的第三内部电极的外部电极的阶段。