[发明专利]半导体装置及其制造方法

说明书

本申请基于2012年3月5日提出的日本专利申请2012－48006号及2012年6月1日提出的日本专利申请2012－126006主张优先权，这里引用其全部内容。

技术领域

本发明涉及形成有沟槽栅极型的绝缘栅极型双极晶体管(以下简称作IGBT)的半导体装置及其制造方法。

背景技术

以往，例如在专利文献1中记载的那样，提出了在形成有沟槽栅极型的IGBT的半导体装置中实现导通电阻的降低的构造。

具体而言，在构成集电极层的P⁺型的半导体基板之上形成有N^－型的漂移层。并且，在漂移层的表层部形成有P型的基极(base)层，在基极层的表层部形成有N⁺型的发射极层。此外，形成有将基极层及发射极层贯通而达到漂移层的多个沟槽。

该沟槽从基极层的表面形成到到达漂移层的位置，在漂移层内设有在与漂移层的平面方向平行的方向上突出的底部。即，沟槽由位于基极层的第1沟槽、和对置的侧壁的间隔比第1沟槽的对置的侧壁的间隔长的第2沟槽(底部)构成。因此，在相邻的沟槽中，相邻的第2沟槽的间隔比相邻的第1沟槽的间隔短。

此外，在各沟槽的壁面，依次形成有栅极绝缘膜和栅极电极。在基极层及发射极层上，隔着层间绝缘膜而具备发射极电极，经由形成于层间绝缘膜的接触孔，基极层及发射极层与发射极电极电连接。并且，在集电极层的背面，具备与该集电极层电连接的集电极电极。

在这样的半导体装置中，如果对栅极电极施加规定的电压，则从发射极层向漂移层供给电子，并从集电极层向漂移层供给空穴，通过电导率调制，漂移层的电阻值下降，成为导通状态。此时，由于相邻的第2沟槽的间隔比相邻的第1沟槽的间隔短，所以相比于相邻的沟槽的间隔以相邻的第1沟槽的间隔而固定的情况，供给到漂移层中的空穴不易经由基极层脱离。因此，能够使大量的空穴蓄积到漂移层中，由此，向漂移层供给的电子的总量也增加，所以能够实现导通电阻的降低。

现有技术文献

专利文献

专利文献1：日本特开2008－60138号公报(对应于美国专利申请公开US20080054351A1)

但是，在上述专利文献1的半导体装置中，第1沟槽与第2沟槽的结合部所成的角度为直角，在导通时有可能在结合部的附近发生较大的电场集中而将半导体装置破坏。此外，由于从发射极区域向漂移层供给的电子沿着沟槽的侧壁流动，所以当第1沟槽与第2沟槽的结合部为直角时电子的流动方向在结合部的附近急剧地变化。因此，导通电阻增加。

发明内容

本发明鉴于上述问题，目的是提供一种能够抑制开启时在第1沟槽与第2沟槽的结合部的附近发生较大的电场集中、并且能够降低导通电阻的半导体装置及其制造方法。

根据本发明的一技术方案，半导体装置具备：第1导电型的漂移层；第2导电型的基极层，设在漂移层的表面侧；多个沟槽，将基极层贯通而到达漂移层，在规定方向上延伸设置；栅极绝缘膜，分别设在多个沟槽的壁面；栅极电极，分别设在栅极绝缘膜上；第1导电型的发射极层，在基极层的表层部，设在沟槽的侧部；第2导电型的集电极层，夹着漂移层而与发射极层分离地配置；发射极电极，与基极层及发射极层电连接；集电极电极，与集电极层电连接。

进而，在半导体装置中，沟槽具有在基极层的表面具有开口部的第1沟槽，以及与第1沟槽连通、对置的侧壁的间隔比第1沟槽的对置的侧壁的间隔长并且底部位于漂移层的第2沟槽，与第1沟槽结合的第2沟槽的结合部的壁面带有圆度。

由于第2沟槽的结合部的壁面为带有圆度的形状，所以能够抑制在结合部的附近发生较大的电场集中。换言之，能够使结合部附近的电场变小。此外，当将电子从发射极层向漂移层供给时，能够抑制电子的流动方向在结合部的附近急剧地变化。因此，能够实现导通电阻的降低。

这样的半导体装置通过以下所示的制造方法制造。

进行以下工序：在漂移层的表面侧形成基极层的工序；通过各向异性刻蚀在基极层形成第1沟槽的工序；在第1沟槽的内壁表面形成保护膜的工序；将配置在第1沟槽的底面的保护膜除去的工序；进行包括各向同性刻蚀的工序，形成与第1沟槽连通、并且向第一沟槽结合的结合部的壁面带有圆度的第2沟槽的工序；在沟槽的内壁表面形成栅极绝缘膜的工序；在栅极绝缘膜上形成栅极电极的工序。

据此，由于将第2沟槽通过各向同性刻蚀形成，所以能够使第2沟槽的结合部的壁面带有圆度。

附图说明

关于本发明的上述目的及其他目的、特征及优点，参照附图并通过下述详细的记述会变得明确。