[发明专利]氧化物半导体薄膜晶体管的制备方法、使用该晶体管的有源操作显示装置和有源操作传感器装置

权利要求书

1.一种氧化物半导体薄膜晶体管的制备方法，所述方法包括：

第一步骤，通过在基板上沉积和图案化栅层形成栅极；

第二步骤，在所述栅极上依次沉积栅极绝缘膜、氧化物半导体和蚀刻阻挡层，并图案化所述蚀刻阻挡层；

第三步骤，图案化所述氧化物半导体；

第四步骤，在所述图案化的氧化物半导体上形成源极和漏极；以及，

第五步骤，在所述源极和所述漏极上沉积保护层，并在所述保护层中形成接触孔，

其中所述氧化物半导体具有小于或等于4纳米的厚度。

2.根据权利要求1所述的方法，其中所述氧化物半导体的厚度小于或等于3纳米。

3.根据权利要求1所述的方法，其中所述氧化物半导体和所述蚀刻阻挡层上沉积有第二氧化物半导体。

4.根据权利要求1所述的方法，进一步包括，在所述第一步骤之前：

在所述基板上沉积氧化硅保护膜。

5.根据权利要求1所述的方法，其中所述氧化物半导体包括非晶体或多晶体形式的铟镓锌氧化物(非晶体-InGaZnO4)、氧化锌(ZnO)、铟锌氧化物(IZO)、铟锡氧化物(ITO)、锌锡氧化物(ZTO)、镓锌氧化物(GZO)、铪铟锌氧化物(HIZO)、锌铟锡氧化物(ZITO)和铝锌锡氧化物(AZTO)中的任意一种。

6.根据权利要求1所述的方法，其中所述栅极绝缘膜和所述保护层形成为氧化硅膜或氮化硅膜。

7.根据权利要求1所述的方法，其中所述基板形成为玻璃基板、塑料基板、硅基板、或在所述玻璃基板上形成的高分子材料，并且

所述源极和所述漏极形成为包括钼(Mo)或铟锡氧化物(ITO)。

8.一种氧化物半导体薄膜晶体管的制备方法，所述方法包括：

第一步骤，在基板上依次沉积缓冲层、氧化物半导体、栅极绝缘膜和栅层；

第二步骤，通过图案化所述栅层形成栅极；

第三步骤，图案化所述氧化物半导体；

第四步骤，在所述氧化物半导体上沉积保护层并在所述保护层中形成接触孔；以及，

第五步骤，在所述接触孔上形成源极和漏极，

其中所述氧化物半导体具有小于或等于4纳米的厚度。

9.根据权利要求8所述的方法，其中所述氧化物半导体的厚度小于或等于3纳米。

10.根据权利要求8所述的方法，进一步包括，在所述第一步骤之前：在所述基板上沉积氧化硅保护膜。

11.根据权利要求8所述的方法，其中所述保护层形成为氧化硅膜或氮化硅膜。

12.根据权利要求8所述的方法，其中所述基板形成为玻璃基板、塑料基板、硅基板、或在所述玻璃基板上形成的高分子材料，并且

所述源极和所述漏极形成为包括钼(Mo)或铟锡氧化物(ITO)。

13.一种氧化物半导体薄膜晶体管的制备方法，所述方法包括：

第一步骤，在基板上沉积并图案化源极和漏极；

第二步骤，在所述源极和所述漏极上沉积氧化物半导体、栅极绝缘膜和栅层；

第三步骤，图案化所述栅极绝缘膜和所述栅层；

第四步骤，图案化所述氧化物半导体；以及，

第五步骤，在所述图案化的栅极绝缘膜和所述氧化物半导体上沉积保护层，并形成接触孔，

其中所述氧化物半导体具有小于或等于4纳米的厚度。

14.根据权利要求13所述的方法，其中所述氧化物半导体的厚度小于或等于3纳米。

15.根据权利要求13所述的方法，进一步包括，在所述第一步骤之前：在所述基板上沉积氧化硅保护膜。

16.根据权利要求13所述的方法，其中所述保护层形成为氧化硅膜或氮化硅膜。

17.根据权利要求13所述的方法，其中所述基板形成为玻璃基板、塑料基板、硅基板、或在所述玻璃基板上形成的高分子材料，并且

所述源极和所述漏极形成为包括钼(Mo)或铟锡氧化物(ITO)。